?CDCDB2000 20输出时钟缓冲器技术文档总结

该CDCDB2000是一款 20 输出 LP-HCSL，符合 DB2000QL 标准，时钟缓冲器，能够为 PCIe Gen 1-7、QuickPath 互连 （QPI）、UPI、SAS 和 SATA 接口分配参考时钟。SMBus、SBI 和 8 个输出使能引脚允许单独配置和控制所有 20 个输出。该CDCDB2000是DB2000QL导数缓冲器，满足或超过DB2000QL规范中的系统参数。该CDCDB2000采用 6mm × 6mm TLGA/GQFN 封装，具有 80 个引线。
*附件：cdcdb2000.pdf

特性

• 20 个 LP-HCSL 输出，集成 85Ω 输出端接
• 8 个硬件输出使能 （OE#） 控件
• DB2000QL滤波器后的附加相位抖动：< 0.08ps rms
• 支持 PCIe Gen 6 和 Gen 7 通用时钟 （CC） 和单独参考 （IR） 架构
  • 扩频兼容
• 周期间抖动：< 50ps
• 输出到输出偏斜：< 50ps
• 输入到输出延迟：< 3ns
• 3.3V 内核和 IO 电源电压
• 硬件控制的低功耗模式 （PD#）
• 用于PD#模式下输出控制的边带接口（SBI）
• 9 个可选的 SMBus 地址
• 功耗：< 600mW
• 6mm × 6mm、80引脚TLGA/GQFN封装

参数

方框图

?1. 产品概述?
CDCDB2000是一款符合DB2000QL标准的20输出LP-HCSL时钟缓冲器，专为PCIe Gen 1至Gen 7、QPI、UPI、SAS和SATA接口设计。其核心特性包括：

• ?20路LP-HCSL输出?：集成85Ω终端电阻，支持PCIe Gen 6/7的公共时钟（CC）和独立参考（IR）架构。
• ?低抖动性能?：附加相位抖动<0.08ps RMS，周期抖动<50ps，输出间偏斜<50ps。
• ?灵活控制?：8个硬件输出使能（OE#）引脚、SMBus接口和侧边带接口（SBI）实现多模式输出配置。
• ?低功耗?：功耗<600mW，支持硬件低功耗模式（PD#）。
• ?封装?：6mm×6mm 80引脚TLGA/GQFN封装。

?2. 关键特性?

• ?时钟分配?：支持100MHz输入，可分配至20路差分输出。
• ?兼容性?：兼容PCIe Gen 1-7，支持扩频时钟。
• ?控制接口?：
  • ?SMBus?：9个可选地址，支持寄存器编程控制输出状态。
  • ? 侧边带接口（SBI） ?：3线串行接口（DATA/CLK/SHFT_LD#）实现快速配置。
• ?热管理?：结温范围-40°C至125°C，32.7°C/W热阻（结到环境）。

?3. 应用场景?

• 微服务器/塔式服务器
• 存储区域网络（SAN）和主机总线适配器卡
• 网络附加存储（NAS）
• 硬件加速器

?4. 电气特性?

• ?电源电压?：3.3V±5%（核心与I/O）。
• ?输入时钟?：支持50-250MHz差分输入（LP-HCSL格式）。
• ?输出驱动?：每通道200mA驱动电流，85Ω差分阻抗。

?5. 功能模式?

• ?输出使能控制?：通过SMBus寄存器或OE#引脚独立控制每路输出。
• ?电源管理?：CKPWRGD_PD#引脚实现上电时序控制与低功耗模式切换。

?6. 封装与布局?

• ?引脚配置?：80引脚TLGA封装，顶部视图与引脚功能详见文档第4章。
• ?PCB设计建议?：
  • 差分走线阻抗85Ω，减少桩线（stub）。
  • 电源去耦：每VDD引脚就近放置0.1μF电容。

?7. 参考设计?
典型应用框图展示时钟发生器通过CDCDB2000分配至多个PCIe端点，支持SMBus或SBI控制逻辑。

?8. 文档支持?

• 提供TICS Pro软件工具用于寄存器配置。
• 详细寄存器映射表（地址0h-Ah）涵盖输出使能、状态回读、厂商ID等功能。