?CDCDB803 8输出时钟缓冲器技术文档总结

该CDCDB803是一款符合DB800ZL标准的 8 输出 LP-HCSL 时钟缓冲器，能够为 PCIe Gen 1-6、QuickPath 互连 （QPI）、UPI、SAS 和 SATA 接口分配参考时钟。SMBus 接口和八个输出使能引脚允许单独配置和控制所有八个输出。该CDCDB803是一种DB800ZL导数缓冲液，达到或超过DB800ZL规范中的系统参数。它还达到或超过DB2000Q规范中的参数。该CDCDB803采用6mm×6mm、48引脚VQFN封装。
*附件：cdcdb803.pdf

特性

• 8 个 LP-HCSL 输出，具有可编程集成 85 Ω（默认）或 100 Ω差分输出端接
• 8 个硬件输出使能 （OE#） 控件
• PCIE Gen 6滤波器后的附加相位抖动：20 fs，RMS（最大值）
• PCIE Gen 5滤波器后的附加相位抖动：25 fs，RMS（最大值）
• 滤波器DB2000Q后的附加相位抖动：38 fs，RMS（最大值）
• 支持通用时钟 （CC） 和单独基准 （IR） 架构
  • 扩频兼容
• 输出到输出偏斜：< 50 ps
• 输入到输出延迟：< 3 ns
• 故障安全输入
• 可编程输出压摆率控制
• 9 个可选的 SMBus 地址
• 3.3V 内核和 IO 电源电压
• 硬件控制的低功耗模式 （PD#）
• 电流消耗：最大 72 mA
• 6mm × 6mm 48引脚VQFN封装

参数

方框图

?1. 产品概述?
CDCDB803是德州仪器（TI）推出的DB800ZL兼容型8通道LP-HCSL时钟缓冲器，专为PCIe Gen 1至Gen 6、QPI、UPI、SAS和SATA接口设计。其核心特性包括：

• ?8路输出?：支持可编程集成85Ω（默认）或100Ω差分终端阻抗。
• ?低抖动性能?：PCIe Gen 6滤波后加性相位抖动仅20 fs（RMS最大值），Gen 5为25 fs，DB2000Q滤波为38 fs。
• ?灵活控制?：8个硬件输出使能（OE#）引脚，支持SMBus接口配置，9种可选SMBus地址。
• ?高效能?：3.3V供电，最大电流消耗72 mA，6mm×6mm 48引脚VQFN封装。

?2. 关键特性?

• ?输出配置?：每通道独立使能，支持Common Clock（CC）和Individual Reference（IR）架构。
• ?时序性能?：输出间偏斜<50 ps，输入至输出延迟<3 ns。
• ?应用场景?：微服务器、存储区域网络、硬件加速器、机架服务器等。

?3. 功能描述?

• ?输入时钟?：支持50-250 MHz LP-HCSL差分输入，兼容扩展频谱。
• ?输出控制?：通过SMBus寄存器或硬件OE#引脚实现通道开关，支持低功耗模式（PD#）。
• ?集成设计?：内置终端电阻和电源滤波，减少外部元件需求。

?4. 电气参数?

• ?工作条件?：3.3V±5%供电，环境温度-40°C至105°C。
• ?抖动指标?：PCIe Gen 6/5/4加性抖动分别为20/25/60 fs（RMS）。
• ?SMBus接口?：兼容SMBus 2.0，支持400 kHz通信速率。

?5. 封装与布局?

• ?封装?：48引脚VQFN（6mm×6mm），带裸露焊盘以优化散热。
• ?布局建议?：推荐85Ω（或100Ω）差分阻抗布线，缩短传输线长度以减少反射。

?6. 设计资源?

• ?开发支持?：提供TICS Pro软件用于寄存器配置和EVM编程。
• ?文档更新?：可通过TI官网订阅产品变更通知。

?7. 典型应用?

• ?服务器主板?：分配100 MHz PCIe参考时钟至处理器、内存控制器等。
• ?扩展卡设计?：支持多端点时钟同步，满足PCIe Gen 5/6合规性要求。