?LMX1204 低噪声高频 JESD 缓冲器/乘法器/分频器技术文档总结-电子发烧友网

该器件的高频能力和极低抖动，是时钟精度、高频数据转换器的绝佳方法，而不会降低信噪比。四个高频时钟输出中的每一个，以及具有更大分频器范围的附加 LOGICLK 输出，都与一个 SYSREF 输出时钟信号配对。JESD 接口的SYSREF信号可以在内部生成，也可以作为输入传入并重新时钟到器件时钟。对于数据转换器时钟应用，时钟抖动小于数据转换器的孔径抖动至关重要。在必须对四个以上数据转换器进行时钟的应用中，可以使用多个器件开发各种级联架构来分配所需的所有高频时钟和 SYSREF 信号。该器件具有低抖动和本底噪声，与超低噪声参考时钟源相结合，是时钟数据转换器的典范选择，尤其是在采样高于 3GHz 时。
*附件：lmx1204.pdf

特性

300MHz至12.8GHz输出频率
超低噪音
- 6GHz输出时本底噪声为–161dBc/Hz
- 1/f 噪声为 –154dBc/Hz，6GHz 输出，10kHz 失调
- 5fs抖动（12kHz至20MHz）
- <30fs附加抖动（DC至fCLK）
4 个高频时钟，具有相应的 SYSREF 输出
- 支持 ÷1（缓冲模式）、÷2、3、4、5、6、7 和 8 的共享分隔器
- 基于共享PLL的乘法器，支持x1（滤波器模式）、x2、x3和x4
LOGICLK 和相应的 SYSREF 输出
- 在单独的分库上
- ÷1、2、4 预分隔器
- ÷1（旁路）、2、...、1023 柱分隔器
8 个可编程输出功率级别
同步 SYSREF 时钟输出
- 508 次延迟步进调整，每次小于 2.5ps，频率在 12.8GHz 时
- 发生器和中继器模式
- SYSREFREQ 引脚的窗口功能，用于优化时序
SYNC 功能到所有分部和多个设备
2.5V工作电压
–40?C 至 85?C 工作温度

参数

方框图

?1. 产品概述?
LMX1204 是德州仪器（TI）推出的高性能时钟芯片，支持 ?300MHz 至 12.8GHz? 输出频率，具备超低噪声特性（噪声基底低至 -161dBc/Hz @6GHz），适用于高精度时钟分配和同步应用。核心功能包括：

?4路高频时钟输出?，支持缓冲（×1）、分频（÷2-8）和倍频（×1-4）模式。
? 独立逻辑时钟输出（LOGICLK） ?，分频范围可达 ÷1-1023。
?集成 SYSREF 生成器/中继器?，支持 JESD204B/C 协议，延迟步进精度 <2.5ps @12.8GHz。

?2. 关键特性?

?超低抖动?：5fs RMS（12kHz-20MHz），30fs 附加抖动（DC-fCLK）。
?多模式支持?：
- ?缓冲模式?：直通输入时钟，噪声基底优化。
- ?分频模式?：支持整数分频（÷2-8），部分分频支持50%占空比。
- ?倍频模式?：PLL 架构支持 ×1（滤波模式）、×2/×3/×4 倍频，集成校准和锁相检测。
?灵活接口?：
- 差分时钟输入（内部50Ω终端），支持 AC/DC 耦合。
- SYSREF 输出可编程为 CML/LVDS/LVPECL 格式，支持动态延迟调整。

?3. 应用场景?

?测试测量?：示波器、无线设备测试仪、宽带数字化仪。
?航空航天与国防?：雷达、电子战、相控阵天线波束成形。
?数据转换器时钟?：为高速 ADC/DAC 提供低抖动时钟。

?4. 功能模块详解?

?时钟路径?：
- 主时钟通道共享分频/倍频器，LOGICLK 通道独立分频。
- 输出驱动支持可编程功率（8级）和格式（CML 默认）。
?SYSREF 子系统?：
- ?生成器模式?：内部可编程分频（÷2-4095），支持连续脉冲或脉冲串（1-16个脉冲）。
- ?中继模式?：直接转发外部 SYSREFREQ 信号，支持窗口化捕获优化时序。
?同步功能?：通过 SYNC 引脚实现多器件分频器相位对齐。

?5. 电气特性?