0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

XILINX开发者社区

文章:145 被阅读:30.8w 粉丝数:13 关注数:0 点赞数:3

广告

AMD Versal自适应SoC上的级联模式示例

本篇博文主要讲解在 PL 中如何使用 AXI Interrupt Controller (INTC)....
的头像 XILINX开发者社区 发表于 07-22 17:41 ?919次阅读
AMD Versal自适应SoC上的级联模式示例

Vivado无法选中开发板的常见原因及解决方法

在使用 AMD Vivado Design Suite 对开发板(Evaluation Board)....
的头像 XILINX开发者社区 发表于 07-15 10:19 ?539次阅读
Vivado无法选中开发板的常见原因及解决方法

AMD Power Design Manager 2025.1现已推出

AMD Power Design Manager 2025.1 版(PDM)现已推出——增加了对第二....
的头像 XILINX开发者社区 发表于 07-09 14:33 ?376次阅读

AMD FPGA异步模式与同步模式的对比

本文讲述了AMD UltraScale /UltraScale+ FPGA 原生模式下,异步模式与同....
的头像 XILINX开发者社区 发表于 07-07 13:47 ?878次阅读

如何在Unified IDE中创建视觉库HLS组件

最近我们分享了开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程....
的头像 XILINX开发者社区 发表于 07-02 10:55 ?575次阅读
如何在Unified IDE中创建视觉库HLS组件

全新AMD Vitis统一软件平台2025.1版本发布

全新 AMD Vitis 统一软件平台 2025.1 版正式上线!此最新版本为使用 AMD Vers....
的头像 XILINX开发者社区 发表于 06-24 11:44 ?606次阅读

使用AMD Vitis Unified IDE创建HLS组件

这篇文章在开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(V....
的头像 XILINX开发者社区 发表于 06-20 10:06 ?1085次阅读
使用AMD Vitis Unified IDE创建HLS组件

AMD Vivado Design Suite 2025.1现已推出

AMD Vivado Design Suite 2025.1 现已推出,支持 AMD Spartan....
的头像 XILINX开发者社区 发表于 06-16 15:16 ?650次阅读

如何使用AMD Vitis HLS创建HLS IP

本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP,通过 AXI4 接口从....
的头像 XILINX开发者社区 发表于 06-13 09:50 ?755次阅读
如何使用AMD Vitis HLS创建HLS IP

ATS失效请求报文问题的故障排除步骤

本篇文章提供了解决 ATS 失效请求报文问题的故障排除步骤,主要聚焦在 CQ 接口上未显示主机发送的....
的头像 XILINX开发者社区 发表于 06-09 15:17 ?662次阅读
ATS失效请求报文问题的故障排除步骤

利用AMD VERSAL自适应SoC的设计基线策略

您是否准备将设计迁移到 AMD Versal 自适应 SoC?设计基线是一种行之有效的时序收敛方法,....
的头像 XILINX开发者社区 发表于 06-04 11:40 ?303次阅读

AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

本文将使用 Clocking Wizard 文档 PG321 中的“通过 AXI4-Lite 进行动....
的头像 XILINX开发者社区 发表于 05-27 10:42 ?575次阅读
AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

如何使用One Spin检查AMD Vivado Design Suite Synth的结果

本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synt....
的头像 XILINX开发者社区 发表于 05-19 14:22 ?565次阅读
如何使用One Spin检查AMD Vivado Design Suite Synth的结果

AMD Vivado Design Tool综合中的门控时钟转换

传统上,使用门控时钟是 ASIC 设计中降低系统功耗的常见方法。通过门控时钟,可在非必要时阻止整组寄....
的头像 XILINX开发者社区 发表于 05-14 09:05 ?1645次阅读
AMD Vivado Design Tool综合中的门控时钟转换

在任何平台上使用PetaLinux的先决条件

本篇文章介绍了在任何平台上使用 PetaLinux 的先决条件。PetaLinux 是一种嵌入式 L....
的头像 XILINX开发者社区 发表于 04-24 10:40 ?649次阅读
在任何平台上使用PetaLinux的先决条件

关于eDP的介绍

最新的 DisplayPort TX/RX 1.4 Subsystem IP v3.1 支持 eDP....
的头像 XILINX开发者社区 发表于 03-13 14:52 ?904次阅读
关于eDP的介绍

如何修改DisplayPort EDID

在最新的 DisplayPort 1.4 RX Subsystem IP GUI 界面,修改 Dis....
的头像 XILINX开发者社区 发表于 03-06 10:23 ?878次阅读
如何修改DisplayPort EDID

AMD Versal自适应SoC器件Advanced Flow概览(下)

在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow....
的头像 XILINX开发者社区 发表于 01-23 09:33 ?775次阅读
AMD Versal自适应SoC器件Advanced Flow概览(下)

AMD Versal自适应SoC器件Advanced Flow概览(上)

在最新发布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是启....
的头像 XILINX开发者社区 发表于 01-17 10:09 ?735次阅读
AMD Versal自适应SoC器件Advanced Flow概览(上)

PAM4 PRBS测试简介

本文为 AMD Versal 自适应 SoC 器件和 AMD UltraScale Plus 的 P....
的头像 XILINX开发者社区 发表于 01-15 10:55 ?1930次阅读
PAM4 PRBS测试简介

AMD Versal自适应SoC DDRMC如何使用Micron仿真模型进行仿真

AMD Versal 自适应 SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真时,按照 IP....
的头像 XILINX开发者社区 发表于 01-10 13:33 ?1009次阅读
AMD Versal自适应SoC DDRMC如何使用Micron仿真模型进行仿真

如何在同一块开发板上测试GT远端环回

环回(loopback)是 GT 的一种特殊配置模式。可以把发送端的数据直通过自身 PMA 层或对方....
的头像 XILINX开发者社区 发表于 01-08 16:02 ?1019次阅读
如何在同一块开发板上测试GT远端环回

如何通过PMC_GPIO唤醒AMD Versal? Adaptive SoC Linux系统

在功耗敏感的系统里,我们通常会在系统空闲的时候将系统休眠,然后可以通过一些外设的输入来唤醒系统,比如....
的头像 XILINX开发者社区 发表于 12-17 10:07 ?895次阅读
如何通过PMC_GPIO唤醒AMD Versal? Adaptive SoC Linux系统

CPM PCIE做RC时如何完成对复位信号的控制

PCI Express 是一种即插即用协议,主机在启动时将枚举 PCIe 设备。此过程包括主机从读....
的头像 XILINX开发者社区 发表于 12-04 16:28 ?1537次阅读
CPM PCIE做RC时如何完成对复位信号的控制

如何在Petalinux下Patch u-boot源码

在软件开发过程中我们经常遇到用 Patch 来传递和更新代码的场景。本文以一个端到端的例子来演示在 ....
的头像 XILINX开发者社区 发表于 12-04 16:26 ?1845次阅读
如何在Petalinux下Patch u-boot源码

AMD Vitis Unified Software Platform 2024.2发布

近日,全新 AMD Vitis Unified Software Platform 2024.2 版....
的头像 XILINX开发者社区 发表于 11-27 15:47 ?793次阅读

AMD Vivado Design Suite 2024.2全新推出

AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal ....
的头像 XILINX开发者社区 发表于 11-22 13:54 ?1103次阅读

AMD Versal自适应SoC GTM如何用XSIM仿真和观察PAM4信号

PAM4(4-Level Pulse Amplitude Modulation) 的全称是四电平脉冲....
的头像 XILINX开发者社区 发表于 11-22 13:49 ?977次阅读
AMD Versal自适应SoC GTM如何用XSIM仿真和观察PAM4信号

U50的AMD Vivado Design Tool flow设置

AMD Alveo 加速卡使用有两种流程,AMD Vitis Software Platform f....
的头像 XILINX开发者社区 发表于 11-13 10:14 ?956次阅读
U50的AMD Vivado Design Tool flow设置

AMD Alveo V80计算加速器网络研讨会

欢迎参加本次网络研讨会,我们将深入探讨 AMD Alveo V80 计算加速器如何帮助您处理高性能计....
的头像 XILINX开发者社区 发表于 11-08 09:35 ?665次阅读