闲谈Vitis AI|DPU在UltraScale平台下的软硬件流程(1)
本篇中，我想跳过一些细枝末节, 先简单介绍 AMD Xilinx Vitis AI 在 Zynq 这....
缩短MultiBoot流程中的回跳 (Fallback)时间
MultiBoot 是 FPGA 远程更新配置文件时一种非常普遍的应用--为了确保安全，我们通常需要....
Versal GTY仿真:初始化,复位和速率变更
本篇博文侧重于提供 Versal GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
在Versal中通过NoC从PS-APU对AXI BRAM执行基本读写操作
本篇博文旨在演示如何通过 NoC 从 Versal 应用处理单元 (APU) 访问 AXI BRAM....
AMD XILINX全新推出了Vivado ML Editions 2022.2版
智能设计运行 (IDR) 是基本无需用户干预的一键式时序收敛流程。在 2022.2 版中，我们首次为....
修改UG1209中介绍的USB BOOT启动步骤
需要注意的是，要在 board preset 的基础上减少外设的使用以防启动镜像过大，原因会在镜像制....
如何使用Vivado 2022.1版本工具链实现ZCU102 USB启动(上)
本文依据 Vivado 2022.1 版本工具链的特性，对 UG1209（ 最新版本为 2020.....
用Petalinux工具链帮助创建一个最小的Xen系统
在使用 Xen dom0-less 的时候，会有一个问题产生： 可以用 'xl'....
Vivado IDE 中的Timing Constraints窗口介绍
随着设计复杂度和调用 IP 丰富度的增加，在调试时序约束的过程中，用户常常会对除了顶层约束外所涉及的....
如何更改VCK190单板启动模式
办公室有VCK190单板，运行在SD启动模式下，能进入Linux。但是现在在家办公，不能更改VCK1....
如何使用 AXI Interrupt Controller完成含超16次中断的布线
本文主要讲解在 PL 中从 IP 核到 PS 之间需要完成含超 16 次中断的布线的情况下，该如何使....
在VCK190板子上使用DDR4-DIMM的ECC
在Vivado 2021.2的VCK190 boardfile里DDR4-DIMM的DQ width....
如何配置Petalinux工程来从Flash启动Linux Kernel
新版petalinux生成的u-boot是通过boot.scr来加载linux kernel的。如果....
使用ZCU102开发板运行xdpdma例程
本文来自AMD Xilinx实习生Shaoyi Chen及其同学Leslie Xu, 本教程将使用Z....
在u-boot中使用ethernet的方法
KV260 petalinux BSP在u-boot device tree中disable了GEM....
赛灵思FFT IP中的缩放因子说明
赛灵思 Fast Fourier Transform (FFT) IP 具有专用于处理 FFT 输出....
疫苗接种机器人中的肌肉注射点智能检测技术
在正式开始项目之前，我们咨询医学专家得知目前的新冠疫苗主要是靠肌肉注射，因为可以使药剂迅速参与到系统....
对dump出的寄存器进行分析
QDMA的驱动在进行版本升级时，可能会对部分寄存器的数值进行变更，用户如果要进行升级，推荐升级到最新....
如何用ChipScopy创建并运行link sweep
这个Demo将介绍如何用ChipScopy创建并运行link sweep。
DDR4/LPDDR4硬核控制器I/O plannin的设计和实现
在Versal新一代ACAP器件上，除了延续之前Ultrascale/Ultrascale+系列器件....
XRT_Kernel与XRT_IP介绍
从2020.2开始，XRT提供了新的Native API，以区别行业标准OpenCL API的，在F....
如何在Block diagram中为PR区域添加.bd格式的Reconfigurable Module
关于DFX的问题: 正在尝试为Xilinx Github下的PYNQ_Composable_Pipe....
一般涉及DDR读写仲裁的控制逻辑需要注意哪些方面
基于vivado2020.1和zcu102开发板(rev1.1)开发项目，工程涉及DDR4(MIG)....
CSU SWDT、LPD SWDT和FPD SWDT的关系与使用
在Zynq MPSoC的器件里，PS (Processing System )集成了三个看门狗，分别....
在Vitis中创建基于ARM的BareMetal程序设计
Create Application，选择一个新的XSA文件，导入从Vivado获得的XSA文件。
在Vivado中创建基于IP集成器(IP Integrator)的设计
Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台，在一款芯片内集成射频....
Versal PCIe仿真例子工程介绍
PCIe 仿真需要Endpoint 模型和Root Port 模型协同工作。用户一般可以采用购买BF....
基于Xilinx KV26的立体视觉匹配方案
深度估算是自动驾驶领域的一项关键技术。作为自动驾驶中最常用的传感器，摄像头能够获取全面、丰富又密集的....
工商网监