抓取SEM IP的串口log的详细步骤
SEM IP在上板调试过程中有时会出现一些错误,比如无法执行IP的插错纠错功能,或者自身的初始化无法....
在Versal里实现cache一致性传输
Versal与MPSoC在cache维护数据的架构上,有一定的相似性。所以在Versal器件里,我们....
HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议
Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver....
移植VMK180 TRD的PetaLinux工程
所有工具和参考设计使用2021.2。X86编译主机的操作系统是Ubuntu 18.04.6 LTS。....
如何做到在VPK120里实现MRMAC以太网IP
? 本文作者:赛灵思工程师 Gray Pan ? Step 1 ? 首先,打开最新版本的Vivado....
利用ORAN IP的例子工程来做仿真
一个是新建Block Design,添加IP之后,通过运行Block Automation来产生一个....
Vitis视频分析SDK构建自己的智能视频分析解决方案
Vitis 视频分析 SDK构建自己的智能视频分析解决方案 Vitis 视频分析 SDK 旨在 Xi....
赛灵思2021自适应计算挑战赛技术讲解分享会
赛灵思2021自适应计算挑战赛自9月7日正式开赛以来,收到了来自全球各地区的FPGA软硬件开发者们的....
基于PYNQ RFSoC框架的开源量子位控制器
费米实验室,普林斯顿大学,芝加哥大学等科研机构联合发表了基于PYNQ RFSoC框架的开源量子位控制....
赛灵思全新Test Drive试用体验
赛灵思应用商店提供一个强大的平台,其可使用一个简单易用的安全数字版权管理 (DRM) 基础架构来发布....
赛灵思2021自适应计算挑战赛问题汇总
赛灵思2021自适应计算挑战赛自9月7日正式开赛以来,收到了来自全球各地区的FPGA软硬件开发者们的....
XILINX使用方法论设计无法连贯布线
本篇博文中的分析是根据真实客户问题撰写的,该客户的 DFX 设计无法连贯布线,存在布线重叠。本篇博文....
硬件中存在DDR4校准后数据错误
本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准后数据错误,此问题显示....
由于时钟域交汇处理不当所导致罕见的比特翻转
本篇博文中的分析是根据真实客户问题撰写的,该客户发现在现场出现罕见的比特翻转, 本篇博文旨在演示用于....
如何修复硬件中存在DDR4校准错误
本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准错误,不同板以及不同构....
HLS导出的.xo文件如何导入到Vitis里面
Q1 HLS导出的.xo文件如何导入到Vitis里面?需要把.xo文件解压,然后把文件夹导入到Vit....
如何在训练过程中正确地把数据输入给模型
机器学习中一个常见问题是判定与数据交互的最佳方式。 在本文中,我们将提供一种高效方法,用于完成数据的....
如何使用ICAP在Spartan-3AN FPGA内运行多重启动应用
(UG332) 即为《Spartan-3 系列配置用户指南》 在此用户指南中,并未涵盖有关从 SPI....
怎么在Vitis加速设计中为Kernel创建面积约束
本文来自赛灵思高级产品应用工程师 Hong Han Alveo系列开发板上的平台其实是一个DFX设计....