0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于3从1主的AXI4 Stream Switch使用

西西 ? 来源:f ? 2019-02-04 07:49 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

第一点是IP的生成,官方的IP显示应该是有BUG,我的使用需求是3从1主做仲裁,然后在IP显示图中显示了三组AXIs从接口,但是每个从接口是主接口的位宽的3倍,当时看到这个一度觉得很奇怪,IP的手册也没有说明接口的使用方法,后来看例化模板发现只有一组AXIS从接口,位宽是主接口的3倍,刚好符合我的实际设置情况。

基于3从1主的AXI4 Stream Switch使用

第二点是关于里面仲裁机制的细节,就是无论选择什么仲裁方式,对于接入这个AXIS从接口的信号,从接口的S_TVALID一定要提前于S_TREADY拉高,这个是什么意思呢,意思是说,用户接入从接口的逻辑,不能等到S_TREADY拉高,才把S_TVALID的握手机制,必须先让S_TVALID拉高告诉IP这个从接口有数据请求,当IP刚好仲裁到该从接口的时候,才会拉高S_TREADY接通到M_TREADY,所以某个从接口有数据请求的话不提前拉高S_TVALID的话,对应从接口的S_TREADY将不会选通连接到M_TREADY。由此可以推断,该IP的仲裁切换,是根据该从接口通道有没有数据请求来决定是否选通主接口与该从接口通道。这个和我平时写的类似于DDR多通道读写的仲裁机制有所不同,我之前是先选通该通道,然后判断该通道有没有数据请求,没有则重新仲裁跳转到其他通道,这个IP的仲裁机制是先判断该从接口通道有没有数据请求,没有的话就不选通直接重新仲裁跳转到其他通道。

基于3从1主的AXI4 Stream Switch使用


序如下:

第三点是suppress信号,是抑制某个通道与主接口通道选通的控制位,如果置1,对应的从接口将会不与主接口通道选通。

以上的一些使用说明是基于3从1主的总线总裁使用心得,其他情况读者请自行分析。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Switch
    +关注

    关注

    1

    文章

    538

    浏览量

    60237
  • Stream
    +关注

    关注

    0

    文章

    21

    浏览量

    8148
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Zynq中AXI4-Lite和AXI-Stream功能介绍

    AXI4-Lite接口的特性如下: 1) 突发长度为1。 2) 所有访问数据的宽度和数据总线宽度相同。 3) 支持数据总线宽度为32位或64位。
    的头像 发表于 09-27 11:33 ?9460次阅读
    Zynq中<b class='flag-5'>AXI4</b>-Lite和<b class='flag-5'>AXI-Stream</b>功能介绍

    如何使用AXI VIP在AXI4(Full)接口中执行验证和查找错误

    AXI 基础第 2 讲 一文中,曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中,我们将来了解下如何使用它在
    发表于 07-08 09:31 ?3740次阅读

    NVMe IP之AXI4总线分析

    针对不同的应用场景,制定了三个不同类型的接口,其中包括AXI4-Full、AXI4-Lite以及AXI4-Stream。表1为三种AXI4
    发表于 06-02 23:05

    是否可以使用AXI4流以某种方式收发器中提取输入数据

    大家好。我目前正在使用GTH收发器实现更复杂的设计,这些收发器工作在2.8 GHz(5.6GB),我想知道我是否可以使用AXI4流以某种方式收发器中提取输入数据。有没有办法将数据写入内存并
    发表于 05-05 13:14

    AXI-stream数据传输过程

      AXI4-StreamAXI4的区别在于AXI4-Stream没有ADDR接口,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时,允许无限制的数据突发传输规模
    发表于 01-08 16:52

    AXI4接口协议的基础知识

    AXI-4 Memory Mapped也被称之为AXI-4 Full,它是AXI4接口协议的基础,其他AXI4接口是该接口的变形。总体而言,AXI-
    的头像 发表于 09-23 11:20 ?6602次阅读
    <b class='flag-5'>AXI4</b>接口协议的基础知识

    一文详解ZYNQ中的DMA与AXI4总线

    在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,AXI-Stream只能在PL中实现,不能直接和PS相连,必须通过
    的头像 发表于 09-24 09:50 ?6311次阅读
    一文详解ZYNQ中的DMA与<b class='flag-5'>AXI4</b>总线

    ZYNQ中DMA与AXI4总线

    AXI-Lite或AXI4转接。PS与PL之间的物理接口有9个,包括4AXI-GP接口和4AXI
    的头像 发表于 11-02 11:27 ?4761次阅读
    ZYNQ中DMA与<b class='flag-5'>AXI4</b>总线

    AXI-Stream代码

    AXI-Stream代码详解 AXI4-StreamAXI4的区别在于AXI4-Stream没有ADDR接口,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时,允许
    的头像 发表于 11-05 17:40 ?4271次阅读
    <b class='flag-5'>AXI-Stream</b>代码

    关于AXI4-Stream协议总结分享

    XI4-StreamAXI4的区别就是AXI4-Stream去除了地址线,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时。由于AXI4-Stream协议(amba
    的头像 发表于 06-23 10:08 ?2729次阅读

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4 是一种高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的memory-mapped 总线,而 AXI4-Stream 可以传输高速数据流。字面意
    的头像 发表于 07-04 09:40 ?9881次阅读

    使用AXI4总线实现视频输入输出

    Xilinx vivado下通常的视频流设计,都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
    的头像 发表于 10-11 14:26 ?6992次阅读

    AXI3AXI4写响应的依赖区别?

    上面两图的区别是相比AXI3AXI4协议需要确认AWVALID、AWREADY握手完成才能回复BVALID。为什么呢?
    的头像 发表于 03-30 09:59 ?1519次阅读

    FPGA AXI4协议学习笔记(二)

    上文FPGA IP之AXI4协议1_协议构架对协议框架进行了说明,本文对AXI4接口的信号进行说明。
    的头像 发表于 05-24 15:05 ?2154次阅读
    FPGA <b class='flag-5'>AXI4</b>协议学习笔记(二)

    Xilinx FPGA AXI4总线(一)介绍【AXI4】【AXI4-Lite】【AXI-Stream

    FPGA 应用角度看看 AMBA 总线中的 AXI4 总线。
    发表于 06-21 15:21 ?2819次阅读
    Xilinx FPGA <b class='flag-5'>AXI4</b>总线(一)介绍【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI-Stream</b>】