?LMK04208低噪声时钟抖动清除器技术文档总结-电子发烧友网

LMK04208是一款高性能时钟调节器，具有卓越的时钟抖动清除功能，生成和分发具有高级功能，以满足下一代系统要求。双环路PLLatinum?架构能够使用低噪声VCXO模块的RMS抖动（12 kHz至20 MHz）为111 fs，或低于200 fs rms抖动（12 kHz 至 20 MHz），使用低成本外部晶体和变容二极管。
*附件：lmk04208.pdf

双环架构由两个高性能锁相环（PLL）组成，一个低噪声晶体振荡器电路和高性能压控振荡器（VCO）。第一个PLL（PLL1）提供低噪声抖动清除器功能，而第二个PLL（PLL2）执行时钟生成。PLL1 可以配置为与外部 VCXO 模块配合使用或带有外部可调谐晶体和变容二极管的集成晶体振荡器。什么时候 PLL1 与非常窄的环路带宽配对，使用卓越的近相位噪声（失调低于 50 kHz）或可调谐晶体，以清洁输入时钟。的输出 PLL1用作PLL2的干净输入基准电压源，锁定集成VCO。循环可以优化 PLL2 的带宽，以清除远相位噪声（偏移高于 50 kHz），其中集成VCO的性能优于PLL1中使用的VCXO模块或可调谐晶体。

特性

超低RMS抖动性能
- 111 fs，RMS 抖动（12 kHz 至 20 MHz）
- 123 fs，RMS 抖动（100 Hz 至 20 MHz）
双环路PLLatinum? PLL架构
PLL1
- 集成低噪声晶体振荡器电路
- 输入时钟丢失时的保持模式
  - 自动或手动触发/恢复
PLL2
- 归一化PLL本底噪声为–227 dBc/Hz
- 相位检测器速率高达 155 MHz
- OSCin 倍频器
- 集成低噪声VCO或外部VCO模式
两个带LOS的冗余输入时钟
- 自动和手动切换模式
50 % 占空比输出分频，1 至 1045（偶数和奇数）
6 个 LVPECL、LVDS 或 LVCMOS 可编程输出
数字延迟：固定或动态可调
25 ps 步进模拟延迟控制
7 个差分输出，多达 14 个单端
- 多达6个VCXO/晶体缓冲输出
时钟速率高达 1536 MHz
0-延迟模式
上电时三个默认时钟输出
多模：双 PLL、单 PLL 和时钟分配
工业温度范围：–40°C 至 +85°C
3.15V 至 3.45V 工作电压
64引脚WQFN封装（9.0 × 9.0 × 0.8 mm）

参数

方框图

?1. 产品概述?
LMK04208是德州仪器（TI）推出的高性能双锁相环（PLL）时钟抖动清除器，专为低噪声时钟生成、清理和分配设计。其核心特性包括：

?超低RMS抖动?：111 fs（12 kHz–20 MHz带宽）和123 fs（100 Hz–20 MHz带宽）。
?双PLL架构?（PLLatinum?）：
- ?PLL1?：集成低噪声晶体振荡器电路，支持保持模式（Holdover）和手动/自动切换。
- ?PLL2?：支持高达155 MHz的相位检测速率，集成低噪声VCO或外部VCO模式。
?灵活输出?：6个可编程输出（LVPECL/LVDS/LVCMOS），支持数字/模拟延迟控制。
?应用领域?：无线基础设施、数据转换器时钟、网络设备（SONET/SDH）、医疗/军事设备等。