?LMK1D210xL系列超低附加抖动LVDS缓冲器技术文档总结

LMK1D210xL 是一款低噪声双时钟缓冲器，可将一个输入分配给最多 2 （LMK1D2102L）、4 （LMK1D2104L）、6 （LMK1D2106L） 或 8 （LMK1D2108L） 个 LVDS 输出。输入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210xL 专为驱动 50Ω 传输线而设计。在单端模式下驱动输入时，向未使用的负输入引脚施加适当的偏置电压（见图8-8）。
*附件：lmk1d2102l.pdf

LMK1D210xL 缓冲器为不同的工作电源提供两种输出共模作（0.7V 和 1.2V）。该器件为直流耦合模式应用提供了设计灵活性。

AMP_SELA/AMP_SELB控制引脚可用于选择不同的输出幅度LVDS（350mV）或升压LVDS（500mV）。除了幅度选择外，还可以使用同一引脚禁用输出。

该器件还支持时钟和数字输入引脚的故障安全输入功能。该器件还集成了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。

特性

• 高性能LVDS时钟缓冲器系列：高达2GHz
  • 双 1：2 差分缓冲器
  • 双 1：4 差分缓冲器
  • 双 1：6 差分缓冲器
  • 双 1：8 差分缓冲器
• 电源电压：1.71V 至 3.465V
• 双输出共模电压作：
  • 输出共模电压：1.8V电源电压时为0.7V。
  • 输出共模电压：2.5V/3.3V电源电压时为1.2V
• 低附加抖动：
  • < 1250.25MHz时，12kHz至20MHz（典型值为17fs RMS）
  • < 625MHz时，12kHz至20MHz（典型值为22fs RMS）
  • < 12kHz至20MHz（156.25MHz）时最大60fs RMS
  • 极低的本底相位噪声：-164dBc/Hz（典型值为156.25MHz）
• 极低的传播延迟：最大< 575ps
• 输出偏斜：
  • 最大15ps（LMK1D2102、LMK1D2104）
  • 最大20ps（LMK1D2106、LMK1D2106）
• 零件到零件偏斜：150ps
• 高摆幅LVDS（升压模式）：AMP_SELA时典型值为500mV VOD，AMP_SELB=浮动
• 使用 AMP_SELA 和 AMP_SELB 启用/禁用银行
• 故障安全输入作
• 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
• LVDS 基准电压，VAC_REF，可用于电容耦合输入
• 扩展的工业温度范围：–40°C 至 105°C

参数

方框图

?1. 产品概述?
LMK1D210xL是德州仪器（TI）推出的高性能LVDS时钟缓冲器家族，包含四款型号（LMK1D2102L/04L/06L/08L），支持双路输入至多路LVDS输出分配，具有超低附加抖动特性（典型值低至17fs RMS）。适用于电信、医疗成像、无线基础设施等高精度时钟分配场景。

?2. 核心特性?

• ?频率支持?：最高2GHz输入频率，兼容LVDS/LVPECL/LVCMOS/HCSL/CML多种信号电平。
• ?低抖动性能?：
  • 12kHz–20MHz带宽下：
    • 1250.25MHz时典型值<17fs RMS
    • 156.25MHz时最大值<60fs RMS
  • 相位噪声底：-164dBc/Hz（156.25MHz典型值）
• ?灵活配置?：
  • 双输出共模电压（0.7V@1.8V供电，1.2V@2.5V/3.3V供电）
  • 通过AMP_SEL引脚选择输出幅度（350mV或500mV）及使能/禁用输出
• ?低延迟?：传播延迟<575ps，输出偏斜≤20ps。

?3. 应用领域?

• 通信与网络设备时钟分配
• JESD204B/C接口的ADC时钟与SYSREF同步
• 医疗影像设备及测试测量仪器

?4. 关键参数?

?5. 封装与型号对比?

• ?封装类型?：VQFN（16/28/40/48引脚）
• ?输出分配?：
  • LMK1D2102L：双1:2（共4路LVDS输出）
  • LMK1D2108L：双1:8（共16路LVDS输出）

?6. 设计建议?

• ?布局优化?：需将裸露焊盘连接至PCB地平面散热，推荐使用多层板设计并添加高频去耦电容。
• ?终端匹配?：未使用的输出建议用100Ω差分端接以优化信号完整性。

?7. 典型应用示例?

• ?JESD204B/C系统?：491.52MHz主时钟与7.68MHz SYSREF时钟同步分配至多路AFE，支持DC/AC耦合方案。

该系列器件通过低功耗、小封装（最小3mm×3mm）和高可靠性设计，满足高速、高精度时钟分配需求。