0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

智多晶AXI视频通讯DEMO方案介绍

智多晶 ? 来源:智多晶 ? 2025-08-07 13:57 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

01引言

在图像与视频处理领域,灵活、高效、低延迟的解决方案一直是行业追求的目标。西安智多晶微电子有限公司推出的AXI视频通讯DEMO方案,基于智多晶SA5Z-30-D1-8U213C FPGA器件,通过FPGA逻辑与内嵌CM3硬核的协同工作,结合DDR2高速存储,实现了从图像采集、处理到显示的全流程优化。本文将带您深入了解这一方案的亮点与操作流程。

02DEMO方案介绍

方案系统框架

caf3f2de-7337-11f0-a18e-92fbcf53809c.jpg

图1 AXI 视频通讯DEMO系统框图

方案亮点

强大的硬件配置

FPGA+CM3硬核协同:SA5Z-30-D1-8U213 FPGA内嵌Cortex-M3硬核,通过AHB总线与FPGA逻辑交互,实现高效数据处理。

高速存储支持:FPGA器件内嵌128Mbit DDR2颗粒,速率可达800Mbps,满足高清视频(1280x720@60fps)的实时缓存需求。

多接口支持:支持OV5640 Sensor模组输入与SiI9134 HDMI输出,覆盖从采集到显示的完整链路。

灵活的软件控制

通过上位机发送指令,可动态配置图像处理模式,包括:

边缘检测:支持Sobel算法,阈值可调(0-255)。

字符叠加:支持中英文LOGO叠加或关闭。

显示切换:一键切换Sensor模组输入的视频或上位机发送的图片。

时钟域与接口桥接

采用BUS_CDC模块解决FPGA与CM3的时钟域差异,确保数据可靠传输。

通过AHB-to-AXI桥接IP,实现CM3的AHB接口与FPGA侧AXI接口的无缝转换。

AXI_Full Interconnect、AXI_Lite Interconnect模块实现多个AXI MASTER与多个AXI SLAVE之间的总线互联。

设计规格

?OV5640 Sensor模组输入视频分辨率1280X720@60

?HDMI输出视频分辨率1280X720@60

?DDR2 速率800Mbps

?CM3 运行速率200Mhz

03DEMO方案软硬件环境及操作指南

AXI视频通讯DEMO整体的软硬件环境如图2所示,本DEMO是基于智多晶EVAL_SA5Z-30-D1- 8U213C V1.2 DEMO板开发,用户使用本DEMO时,需要按照图2所示将硬件环境搭建起来,首先是将OV5640 Sensor模组通过DEMO板上的P2接口与DEMO板相连,然后用HDMI线通过DEMO板上的HDMI接口将DEMO板与显示器相连,最后通过串口线将带有上位机调试软件的笔记本电脑与DEMO板相连,至此AXI视频通讯DEMO整体的软硬件环境搭建完成。

环境搭建

硬件连接:

OV5640摄像头接入DEMO板P2接口。

HDMI线连接显示器。

串口线连接PC与DEMO板。

软件配置:

使用上位机调试软件,设置串口通信发送模式。

功能演示

通过上位机软件发送控制命令给FPGA

边缘检测:

发送sobel-on开启,sobel-off关闭、sobel-threshold+阈值(如100)调整边缘检测强度。

LOGO叠加:

通过char-ch(中文)、char-eng(英文)或char-none(关闭)控制。

显示切换:

hdmi-video显示Sensor模组画面,hdmi-picture显示上位机传输图片。

图片上传:

发送send-picture指令后,选择图片文件传输至DDR2缓存。

应用场景

工业检测:实时边缘检测用于缺陷识别。

智能监控:动态叠加时间或标识信息。

医疗影像:高清视频流的低延迟处理与显示。

03结语

智多晶AXI视频通讯DEMO方案凭借其灵活的硬件架构和丰富的软件控制功能,为图像处理应用提供了灵活、高效、可靠的解决方案。无论是研发测试还是教学演示,这一方案都能显著提升开发者的效率。如需了解DEMO方案的具体实现过程,请访问西安智多晶微电子官网获取更多技术支持。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1646

    文章

    22096

    浏览量

    620599
  • 视频
    +关注

    关注

    6

    文章

    1976

    浏览量

    74115
  • 存储
    +关注

    关注

    13

    文章

    4556

    浏览量

    87723
  • DDR2
    +关注

    关注

    1

    文章

    105

    浏览量

    42031

原文标题:“芯”技术分享 | FPGA+CM3硬核协同,打造高效图像处理方案

文章出处:【微信号:智多晶,微信公众号:智多晶】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    ZYNQ PS + PL异构多核案例开发手册之1axi_gpio_led_demo案例

    axi_timer_pwm_demo案例 1?案例功能 案例功能:PS端通过AXI4-Lite总线发送命令至PL端AXI Timer IP核,IP核再根据命令通过PWM方式控制评估底板PL端LED5的状态
    发表于 09-07 17:03 ?3545次阅读
    ZYNQ PS + PL异构多核案例开发手册之1<b class='flag-5'>axi_gpio_led_demo</b>案例

    AXI VIP当作master时如何使用

    AXI VIP当作master时如何使用。 ??新建Vivado工程,并新建block design,命名为:axi_demo 新建axi vip,参数设置如下,第一个参数设置为Master,其他都保持
    的头像 发表于 07-27 09:19 ?1785次阅读
    <b class='flag-5'>AXI</b> VIP当作master时如何使用

    汽车后视镜应用方案Demo

    汽车后视镜应用方案Demo (请点击精彩视频): https://www.bilibili.com/video/BV1TybaeNEEj/ 采用芯片: 8位MCU (MG826D17) + LIN 传输芯片
    发表于 07-18 12:05

    国产智多晶FPGA介绍及应用

    ,包括综合、约束、布局布线、下载编程等。智多晶的芯片使用自主研发的FPGA开发软件“HqFpga”, 完成综合、布局布线、时序分析、配置编程和片内逻辑分析。智多晶的Seal 5000系列FPGA芯片,在
    发表于 06-03 09:32

    AXI接口协议详解

    1、AXI接口协议详解  AXI 总线  上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在ZYNQ中有支持三种AXI总线,拥有
    发表于 10-14 15:31

    AXI4S接口视频协议在视频IP中的应用总结

    介绍本文总结了AXI4S接口视频协议,该协议在视频IP中的应用,对于做过BT.1120总线的,这部分学习起来一点问题没有,只不过信号名称稍微修改了一下。1.1
    发表于 11-14 15:15

    AXI4Stream总线的FPGA视频系统的开发研究

    基于AXI4Stream总线协议,在Xilinx公司提供的FPGA上实现了一个具有缺陷像素校正、色彩滤波阵列插值、图像降噪实时图像采集与显示功能的视频系统。AXI4Stream总线协议由ARM公司
    发表于 11-17 08:58 ?5053次阅读

    AXI 总线和引脚的介绍

    1、AXI 总线通道,总线和引脚的介绍 AXI接口具有五个独立的通道: (1)写地址通道(AW):write address channel (2)写数据通道( W): write data
    发表于 01-05 08:13 ?1.1w次阅读
    <b class='flag-5'>AXI</b> 总线和引脚的<b class='flag-5'>介绍</b>

    如何使用Xilinx AXI进行验证和调试

    了解如何使用Xilinx AXI验证IP有效验证和调试AXI接口。 该视频回顾了使用的好处,以及如何使用示例设计进行模拟。
    的头像 发表于 11-20 06:38 ?4445次阅读

    PCI Express解决方案介绍

    视频介绍了在使用AXI Bridge for PCI Express Gen3子系统时创建使用Tandem with Field Updates流程的PCI Express解决方案
    的头像 发表于 11-29 06:12 ?3490次阅读

    全面介绍ZYNQ-AXI互联IP

    学习内容 近期设计需要用到AXI总线的IP,所以就对应常用的IP进行简要的说明,本文主要对AXI互联IP进行介绍。 基础架构IP 基础的IP是用于帮助组装系统的构建块。基础架构IP往往是一个通用IP
    的头像 发表于 05-11 14:52 ?7067次阅读
    全面<b class='flag-5'>介绍</b>ZYNQ-<b class='flag-5'>AXI</b>互联IP

    AXI4-Stream Video 协议和AXI_VDMA的IP核介绍

    本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP核相关内容。为后文完成使用带有HDMI接口的显示器构建图像视频显示的测试工程做准备。
    的头像 发表于 07-03 16:11 ?9880次阅读

    使用AXI4总线实现视频输入输出

    Xilinx vivado下通常的视频流设计,都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
    的头像 发表于 10-11 14:26 ?6990次阅读

    使用AXI4S接口的视频IP细节介绍

    AXI4S携带实际的视频数据(无行场消隐),由主机和从机接口驱动,如Figure 1-1所示。
    的头像 发表于 11-14 09:15 ?1771次阅读

    多晶DDR Controller介绍

    本期主要介绍多晶DDR Controller的常见应用领域、内部结构、各模块功能、配置界面、配置参数等内容。
    的头像 发表于 01-23 10:29 ?790次阅读
    智<b class='flag-5'>多晶</b>DDR Controller<b class='flag-5'>介绍</b>