ADN2913连续速率6.5 Mbps至8.5 Gbps时钟和数据恢复IC，集成限幅放大器/均衡器技术手册

概述
ADN2913可提供下列接收器功能：量化、信号电平检测、时钟和数据恢复，适用于从6.5 Mbps到8.5 Gbps的连续数据速率。 它可自动锁定至所有数据速率，而无需外部参考时钟或编程。 ADN2913抖动性能超越全部SONET/SDH抖动要求，包括抖动传递、抖动产生和抖动容差。
数据表：*附件：ADN2913连续速率6.5 Mbps至8.5 Gbps时钟和数据恢复IC，集成限幅放大器 均衡器技术手册.pdf

ADN2913提供手动或自动限幅调整和手动采样相位调整。 此外，用户还可选择限幅放大器、均衡器或0 dB EQ输入。 均衡器为自适应或可手动设置

当输入信号电平降至用户可编程阈值以下时，接收器前端信号丢失(LOS)检测电路会予以提示。 LOS检测电路具有迟滞特性，可防止LOS输出震颤。 此外，可通过 I^2^C 寄存器读取输入信号强度。

ADN2913还支持伪随机二进制序列(PRBS)生成、位错误检测和输入数据速率回读功能。

ADN2913采用紧凑型4 mm x 4 mm、24引脚架构芯片级(LFCSP)封装。 所有ADN2913规格均相对于?40°C至+85°C环境温度而言，除非另有说明。

应用

• SONET/SDH OC-1/OC-3/OC-12/OC-48和所有相关FEC速率
• 1GE, 1GFC, 2GFC, 4GFC, 8GFC, CPRI OS/L.6 up to OS/L.60
• 所有速率再生器/中继器

特性

• 串行数据输入：6.5 Mbps至8.5 Gbps
• 无需参考时钟
• 超过SONET/SDH抖动传递/产生/容差要求
• 量化器灵敏度：6.3 mV（典型值，限幅放大器模式）
• 可选限幅放大器、均衡器(EQ)和0 dB EQ输入
• 可编程抖动传递带宽，支持G.8251 OTN
• 可编程限幅电平
• 采样相位调整（5.65 Gbps或更高）
• 输出极性反转
• 通过I^2^C可编程LOS阈值
• 通过I^2^C接口访问可选特性
• 信号丢失(LOS)报警（仅限幅放大器模式）
• 失锁(LOL)指示器
• PRBS发生器/检测器
• 应用敏感的功耗调整
  • 352 mW（8.5 Gbps、均衡器模式、无时钟输出）
  • 380 mW（6.144 Gbps、限幅放大器模式、无时钟输出）
  • 340 mW（622 Mbps、0 dB EQ模式、无时钟输出）
• 电源：1.2 V、灵活的1.8 V至3.3 V范围及3.3 V
• 4 mm × 4 mm、24引脚LFCSP封装

框图

时序图
、
引脚配置描述

典型性能特征

工作原理

ADN2913 实现了数据速率在 6.5 Mbps 至 8.5 Gbps 之间的时钟和数据恢复功能。前端可进行配置，既能将非归零（NRZ）输入波形放大并均衡至全比例数字逻辑电平，也能绕过完整数字逻辑信号。

用户可以从三种输入级中选择一种来处理数据：一种是增益灵敏度优于 10 mV 的高增益限幅放大器；一种是在 5 GHz 时提升 600 mV 且衰减 10 dB 的高通无源均衡器；还有一种是 0 dB 均衡器。

片上的信号丢失（LOS）检测器与高灵敏度限幅放大器协同工作。LOS 的默认阈值为器件的灵敏度，最大阈值电平为 128 mV 峰峰值。限幅放大器斜率阈值可使用出厂默认设置、通过 I^{2}C 接口设置的用户定义阈值，或在鉴相器处针对最佳眼图张开度进行调整后的电平。

当输入信号因 FR - 4 或印刷电路板（PCB）走线中的其他损伤而受损时，可使用无源均衡器。均衡器的高频增益可通过 I^{2}C 寄存器进行配置。此外，还具备用户可启用的自适应功能，该功能可自动调整均衡器以实现最宽的眼图张开度。均衡器可针对任何数据速率进行手动设置，但自适应功能仅在数据速率大于 5.5 Gbps 时可用。

当有信号输入到时钟和数据恢复（CDR）系统时，ADN2913 充当延迟锁定环和锁相环（PLL）电路，用于从 NRZ 编码数据流中恢复时钟并对数据进行重定时。输入数据由高速时钟采样，数字下采样器可适应跨越三个数量级的数据速率。下采样数据被输入到二进制鉴相器中（见图 23）。

输入数据的相位由两条独立的反馈回路跟踪。一条高速延迟锁定环（DLL）路径将数字积分器与数字控制相位转换器（DCO）级联，以跟踪抖动的高频分量。

一个由数字积分器和 DCO 组成的独立锁相环，用于跟踪抖动的低频分量。DCO 的初始频率由第三环路设置，该环路将 DCO 频率与输入数据频率进行比较。此第三环路还确定数字下采样器的抽取率。

延迟锁定环和锁相环共同跟踪输入数据的相位。例如，当时钟滞后于输入数据时，鉴相器会将 DCO 驱动到更高频率，并通过移相器减小时钟延迟；这两种操作都能减小时钟与数据之间的相位误差。由于环路滤波器是一个积分器，静态相位误差会被驱动至零。

从另一个角度来看，该电路中的移相器实现了二阶锁相环频率补偿所需的零值，且零值位于反馈路径中，因此在闭环传递函数中不会出现。由于该电路在闭环传递函数中没有零值，所以消除了抖动峰值。

延迟锁定环和锁相环同时提供宽带抖动容限和窄带抖动滤波功能。图 23 中的简化框图显示，Z(s)/X(s) 是一个三阶低通抖动传递函数，具有出色的滤波性能。低通频率极点是通过在 DLL 中对 PLL 的增益进行分频形成的，其增益在转换带宽内接近 N。请注意，该抖动传递函数没有零点，与普通的二阶锁相环不同。这意味着主 PLL 没有抖动峰值，这种特性使该电路成为信号再生器应用的理想选择，因为在级联再生器中，抖动峰值可能会导致危险的抖动累积。

误差传递函数 e(s)/X(s) 与带有二进制鉴相器的普通锁相环具有相同的高通形式，该传递函数可自由优化，以提供出色的宽带抖动容限，因为抖动传递函数 Z(s)/X(s) 提供了窄带抖动滤波功能。