0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado Design Suite 用户指南:编程和调试

Xilinx赛灵思官微 ? 来源:未知 ? 2023-10-25 16:15 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

《Vivado Design Suite 用户指南:编程和调试》

文档涵盖了以下设计进程:

硬件、IP 和平台开发为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado 时序收敛、资源使用情况和功耗收敛。还涉及为系统集成开发硬件平台。本文档中适用于此设计进程的主题包括:

  • 第 9 章:设计调试

  • 第 10 章:系统内逻辑设计调试流程

  • 第 11 章:在硬件中调试逻辑设计

  • 第 12 章:在波形查看器中查看 ILA 探针数据

  • 第 13 章:实现后的设计调试

开发板系统设计通过原理图和开发板布局设计 PCB。还包含功耗、散热以及信号完整性注意事项。本文档中适用于此设计进程的主题包括:

  • 第 4 章:器件编程

  • 第 5 章:在 Vivado 中执行远程调试

  • 第 6 章:配置存储器器件编程

  • 第 7 章:高级编程功能

  • 第 8 章:串行矢量格式 (SVF) 文件编程

  • 第 14 章:串行 I/O 硬件调试流程

  • 第 16 章:在硬件中调试串行 I/O 设计

本文选取了“第3章:生成比特流或器件镜像”部分进行分享。如果您希望获取完整版用户指南,请至文末扫描二维码进行下载

生成比特流或器件镜像

生成比特流或器件镜像之前,请复查其设置,确保这些设置对于您的设计都正确无误,这一点至关重要。

AMD Vivado IDE 中的比特流和器件镜像设置分为 2 种类型:

  1. 比特流或器件镜像文件格式设置。

  2. 器件配置设置。

在 Vivado Flow Navigator 中依次选择“Settings ” → “Bitstream”(设置 > 比特流),或者选择“Flow” → “Settings” → “Bitstream Settings”(流程 > 设置 > 比特流设置)菜单选项以打开“Bitstream Settings”(比特流设置)弹出窗口(如下图所示)。只要设置正确,即可使用 write_bistream Tcl 命令或者使用 Vivado Flow Navigator 中的“Generate Bitstream”(生成比特流)按钮来生成比特流数据文件。

如果以 AMD Versal 器件为目标,则会生成可编程器件镜像 (.pdi),而不是比特流文件。更改器件镜像设置的过程与先前架构类似,但菜单选项、Tcl 命令和可用设置会有所不同。

要访问器件镜像设置,请依次选中 Vivado Flow Navigator 中的“Settings” → “Generate Device Image”(设置 > 生成器件镜像),或者选中“Flow” → “Settings” → “Generate Device Image Settings...”(流程 > 设置 > 生成器件镜像设置)菜单选项,这样即可在“Settings”(设置)弹出窗口中打开“Device Image”(器件镜像)部分(请参阅下图)。要生成器件镜像数据文件,可使用 write_device_image Tcl 命令,或者使用 Vivado Flow Navigator 中的“Write Device Image”(写入器件镜像)按钮。

wKgaomU4z72AFcd2AAGI9UXAxp4950.png

图:比特流设置面板

wKgaomU4z72AB6s6AAGIvPt9Mmk514.png

图:生成器件镜像设置面板

更改比特流文件格式设置

默认情况下,write_bitstream Tcl 命令仅生成二进制比特流 (.bit)文件。(可选)您可通过使用以下命令开关来更改 write_bitstream Tcl 命令写出的文件格式:

  • -raw_bitfile:(可选)此开关会导致 write_bitstream 编写原始比特文件 (.rbt),其中所含信息与二进制比特流文件中所含信息相同,但格式为 ASCII。输出文件名为 .rbt。

  • -mask_file:(可选)编写掩码文件 (.msk),其中包含有关比特流文件中配置数据所在位置的掩码数据。此文件可用于判定比特流中哪些位应与回读数据进行比较和验证。如果掩码位为 0,那么应根据比特流数据验证该位。如果掩码位为 1,那么不应验证该位。输出文件名为.msk。

  • -no_binary_bitfile:(可选)不编写二进制比特流文件 (.bit)。如果要生成 ASCII 比特流文件或掩码文件或者要生成比特流报告(而不生成二进制比特流文件),请使用此命令。

  • -logic_location_file:(可选)创建 ASCII 逻辑位置文件 (.ll),以显示锁存器、触发器、LUT、块 RAM 和 I/O 块输入输出的比特流位置。这些位元可供位置文件中的帧和位编号引用,以帮助您观察 FPGA 寄存器的内容。

  • -bin_file:(可选)创建二进制文件 (.bin),其中仅包含器件编程数据,不含标准比特流文件 (.bit) 中找到的报头信息。

  • -reference_bitfile :(可选)读取引用比特流文件,并输出增量比特流文件,其中仅含不同于指定引用文件的内容。此部分比特流文件可用于对含更新设计的现有器件进行增量编程。

向下滑动查看

更改器件镜像 (PDI) 文件格式设置

默认情况下,write_device_image Tcl 命令仅生成 1 个 .pdi 文件。(可选)您可通过使用以下命令开关来更改write_device_image Tcl 命令写出的文件格式:

  • -force(可选):覆盖现有文件。

  • -verbose(可选):打印 write_device_image 选项。

  • -raw_partitions(可选):写入原始 CFI 和 NPI 分区文件(.rnpi 和 .rcdo)

  • -mask_file(可选):写入掩码文件 (.msk)

  • -logic_location_file(可选):写入逻辑位置文件 (.ll)

  • -cell (可选):仅为指定单元创建部分器件镜像。

  • -no_pdi:不生成 pdi 文件。仅生成原始分区文件后即停止操作。

  • -no_partial_pdifile(可选):不为 Dynamic Function eXchange 设计写入部分 pdi 文件。

  • -quiet(可选):忽略命令错误。

  • (必需):要写入的 .pdi 文件名。

向下滑动查看

更改器件配置比特流设置

您可更改的最常见的配置设置归为器件配置设置类别。这些设置是器件模型的属性,您可使用“Edit Device Properties”(编辑器件属性)对话框来为选定的已综合或已实现的设计网表更改这些设置。以下步骤描述了如何使用此方法来设置各种比特流属性:

1.选择“Tools” → “Edit Device Properties”(工具 > 编辑器件属性)。

2.在“Edit Device Properties”对话框中,选择左侧列中的类别之一(请参阅下图)。

wKgaomU4z72AQMy0AACqyyhEF-0501.png

3.将属性设为期望的值,然后单击“OK”(确定)。

4.依次选择“File” → “Constraints” → “Save”(文件 > 约束 > 保存)以将更新后的属性保存到目标 XDC 文件中。

也可以在 XDC 文件中使用 set_property 命令来设置比特流属性例如,以下提供了如何更改 start-up DONE cycle 属性的示例:

set_property BITSTREAM.STARTUP.DONE_CYCLE 4 [current_design]

在 Vivado 模板中提供了更多示例和模板。“器件配置比特流设置”描述了所有器件配置设置。

获取完整版用户指南,请扫描二维码进行下载

wKgaomU4z72AHysVAAACkQ90eQI069.png


原文标题:Vivado Design Suite 用户指南:编程和调试

文章出处:【微信公众号:Xilinx赛灵思官微】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 赛灵思
    +关注

    关注

    33

    文章

    1797

    浏览量

    132607
  • Xilinx
    +关注

    关注

    73

    文章

    2185

    浏览量

    127227

原文标题:Vivado Design Suite 用户指南:编程和调试

文章出处:【微信号:赛灵思,微信公众号:Xilinx赛灵思官微】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Vivado无法选中开发板的常见原因及解决方法

    在使用 AMD Vivado Design Suite 对开发板(Evaluation Board)进行 FPGA 开发时,我们通常希望在创建工程时直接选择开发板,这样 Vivado
    的头像 发表于 07-15 10:19 ?613次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    AMD Vivado Design Suite 2025.1现已推出

    AMD Vivado Design Suite 2025.1 现已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。这一最新版本还新增了多项功能,可显著提升 Versal SSIT 器件的
    的头像 发表于 06-16 15:16 ?807次阅读

    如何使用One Spin检查AMD Vivado Design Suite Synth的结果

    本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果(以 Vivado 2024.2 为例)。
    的头像 发表于 05-19 14:22 ?620次阅读
    如何使用One Spin检查AMD <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b> Synth的结果

    AMD Vivado Design Suite IDE中的设计分析简介

    本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
    的头像 发表于 02-19 11:22 ?669次阅读
    AMD <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b> IDE中的设计分析简介

    Vivado Design Suite用户指南: 设计分析与收敛技巧

    电子发烧友网站提供《Vivado Design Suite用户指南: 设计分析与收敛技巧.pdf》资料免费下载
    发表于 01-15 15:28 ?2次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b><b class='flag-5'>用户</b><b class='flag-5'>指南</b>: 设计分析与收敛技巧

    Vivado Design Suite用户指南:逻辑仿真

    电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载
    发表于 01-15 15:25 ?0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b><b class='flag-5'>用户</b><b class='flag-5'>指南</b>:逻辑仿真

    MSP430存储器编程用户指南

    电子发烧友网站提供《MSP430存储器编程用户指南.pdf》资料免费下载
    发表于 12-19 15:34 ?0次下载
    MSP430存储器<b class='flag-5'>编程</b><b class='flag-5'>用户</b><b class='flag-5'>指南</b>

    《CST Studio Suite 2024 GPU加速计算指南

    《GPU Computing Guide》是由Dassault Systèmes Deutschland GmbH发布的有关CST Studio Suite 2024的GPU计算指南。涵盖GPU计算
    发表于 12-16 14:25

    MSP调试器用户指南

    电子发烧友网站提供《MSP调试器用户指南.pdf》资料免费下载
    发表于 12-05 14:56 ?0次下载
    MSP<b class='flag-5'>调试器用户</b><b class='flag-5'>指南</b>

    MSP Gang编程器(MSP-GANG)用户指南

    电子发烧友网站提供《MSP Gang编程器(MSP-GANG)用户指南.pdf》资料免费下载
    发表于 12-05 14:36 ?7次下载
    MSP Gang<b class='flag-5'>编程</b>器(MSP-GANG)<b class='flag-5'>用户</b><b class='flag-5'>指南</b>

    TPS65033x编程用户指南

    电子发烧友网站提供《TPS65033x编程用户指南.pdf》资料免费下载
    发表于 11-29 15:38 ?0次下载
    TPS65033x<b class='flag-5'>编程</b>板<b class='flag-5'>用户</b><b class='flag-5'>指南</b>

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 进行设计的重大改进。此版本为 AMD Versal 自适应 SoC
    的头像 发表于 11-22 13:54 ?1165次阅读

    U50的AMD Vivado Design Tool flow设置

    AMD Alveo 加速卡使用有两种流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比较常见的是 Vitis
    的头像 发表于 11-13 10:14 ?1016次阅读
    U50的AMD <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> Tool flow设置

    AMD Vivado Design Suite 2024.1全新推出

    AMD Vivado Design Suite 2024.1 可立即下载。最新版本支持全新 AMD MicroBlaze V 软核处理器,并针对 QoR 和 Dynamic Function
    的头像 发表于 09-18 09:41 ?992次阅读

    调试通信范围指南

    电子发烧友网站提供《调试通信范围指南.pdf》资料免费下载
    发表于 09-13 10:21 ?0次下载
    <b class='flag-5'>调试</b>通信范围<b class='flag-5'>指南</b>