TVS布局对静电放电防护效果的影响分析

摘? 要 ：在产品开发设计的过程中发现,即使静电防护器件的选型足够严谨,器件设计参数的裕度足够充分,有时也不能达到理想的设计效果,在静电放电 (ESD) 测试过程中,常会出现功能丢失、死机等软失效现象。文章阐述了产品设计中遇到的防护电路理论防护能力与测试效果存在的差异,结合瞬态电压抑制二极管自身的特性以及静电放电测试的特点,并以三种静电防护电路设计中常出现的问题及优化思路为例,通过实际测试与仿真,详细分析了在印制电路板设计布局布线中的关键点及其对防护效果的影响趋势。

关键词 ：瞬态电压抑制二极管 ;静电放电防护 ;电磁仿真

引言

瞬态电压抑制二极管（TVS）广泛应用于各种电源或者信号电路中，用来抑制瞬态过电压。当被保护电路出现瞬态过电压时，TVS 能迅速齐纳击穿，由高阻状态变为低阻状态，对瞬态过电压进行分流和箝位，保护电路中各元件不被瞬间的脉冲电压损坏。TVS 响应速度快，反复通断下的寿命长、结电容小，在多媒体设备的静电防护、浪涌防护设计中，占有很高的比重。

在实际设计中发现，TVS 的选型以及电路原理设计上没有问题，但实际测试结果却达不到预期。这可能是在印制板电路的设计中，对TVS 的布局布线做得不够完善。以下对常见的三类问题做具体描述和仿真分析。

T 型走线的问题

1.1 问题描述

设计印制电路板时，由于空间限制或其它原因，信号线不是直接从 TVS 的焊盘上经过，而是引出一个分叉，经过一段微带线搭到 TVS的焊盘上，如图 1（a）所示。静电泄放有寻找阻抗最小路径的特性，当微带线超过一定长度时，随着长宽比的增加，在高频状态下就会有一定的感抗产生，从而对静电的泄放产生负面影响。

对产品进行静电放电（ESD）管脚注入测试，发现如图 1（a）所示设计，虽然 8 kV 可以通过测试，但测试过程中屏幕会闪烁，测试之后恢复正常 ；而图 1（b）所示设计，8 kV 可以通过测试，而且无异常现象。

图1 TVS 布局设计

1.2 仿真分析

图 2（a）的 3D 设计包含一段带有防护电路分支的微带线，以及介质层和参考地。仿真时，以信号线到 TVS 信号端焊盘之间的导线长度作为参数变量 Length 来进行分析 ；图 2（b）是8 kV 的静电信号发生电路 ；图 2（c）是仿真的完整电路，其中，绿色的子模块就是 3D 结构模型，而外部端口 1 下方的子电路，就是 8 kV的静电信号发生电路。3D 模型的下方是 TVS 的参数模型，3D 模型的右侧是负载。

分别设置参数变量 Length 为 10 mil、50 mil来进行仿真，电压探针的测试结果如图 2（d）所示，负载端的最大干扰电压分别为 10.7 V 和6.3 V。说明信号线到 TVS 信号端焊盘之间的导线长度越短，负载端接收到的最大干扰电压越小，发生系统性失效的概率也就越小。由此可见，信号线直接经过 TVS 的信号端焊盘，防护效果是更好的。

图2 仿真设计

以下对微带线的寄生电感及感抗进行一个简单的估算 ：

微带线的寄生电感包括自感和回路电感，需先计算单位长度电感LSUB，再乘以走线长度Length。

其中，W为微带线宽度，取值 0.2 mm ；h为介质厚度（微带线到参考地平面的距离），取值0.5 mm。总寄生电感L如式（2）所示，感抗XL如式（3）所示。

以 100 MHz 的 ESD 杂讯为例，当 Length=50 mil（ 即 1.27 mm） 时， 感 抗

，相当于在静电的低阻抗泄放路径上增加了 0.37 Ω 的串接电阻，会对静电的有效泄放带来一定的负面影响。

TVS 地端焊盘到地过孔的距离问题

2.1 问题描述

设计印制电路板时，TVS 地端的焊盘没有就近打过孔，而是经过一段微带线打过孔到内层地，如图 3（b）所示。

这与第 1 章的问题比较相似，也是由于TVS 路径上走线较长，导致高频特性阻抗偏大，不利于静电的泄放，从而引起经过信号路径上的静电能量较大，甚至超过负载端的承受范围，引起功能异常。

对 产 品 进 行 ESD 管 脚 注 入 测 试， 发 现图 3（a）的设计，6.5 kV 就会出现功能异常，外部端口已经不能识别了 ；而图 3（b）的设计，8 kV 是可以通过的。

图3 TVS 布局设计

2.2 仿真分析

图 4（a）的 3D 设计包含一段带有防护电路分支的微带线，以及介质层和参考地。仿真时，以防护器件 TVS 的地端焊盘到地过孔之间的导线长度作为参数变量Dis来进行分析 ；静电发生电路和仿真电路参考图 2（b）和图 2（c）。

图4 仿真设计

分别设置参数变量Dis为 40 mil、80 mil、120 mil 来进行仿真，电压探针的测试结果如图 4（b）所示，负载端的最大干扰电压分别为5.6 V、8.5 V 和 10.8 V。说明防护器件 TVS 的地端焊盘到地过孔之间的导线长度越短，负载端接收到的最大干扰电压越小，发生系统性失效的概率也就越小。由此可见，TVS 地端焊盘到地过孔之间距离越短，防护效果越好。

计算分析的过程可以参照 1.2 节，不良设计同样是由于防护器件的引线过长，导致静电泄放路径上的感抗偏大，对静电的有效泄放造成了负面影响。

TVS 和电容、磁珠协同工作的问题

3.1 问题描述

音频模块采用的数据传输信号是模拟信号，模拟信号的抗干扰能力弱于数字信号。所以在模拟信号的抗干扰电路设计上，除了 TVS 之外，还会加上去耦电容和铁氧体磁珠作为二级滤波单元和三级滤波单元。

对 产 品 进 行 ESD 管 脚 注 入 测 试， 发 现图 5（a）所示设计，8 kV 时可以通过测试 ；而图 5（b）所示设计，7 kV 时就会出现功能异常，设备声音丢失，需要重启才可恢复。

图5 防护电路布局设计

经分析，与以下因素有关 ：

（1）TVS 和电容响应时间差异 ：TVS 的响应时间可以达到 ps 级，而电容的响应时间是 ns级。如果 TVS 和电容紧挨着摆放，经 TVS 泄放之后的主线路上的静电干扰信号，未及电容响应就已经传递到后端。

（2）TVS 的地端和电容的地端距离太近，经 TVS 泄放的静电干扰信号，部分能量会经电容回流到信号线上，影响防护效果。

（3）滤波电路组态问题，LC 型和 CL 型滤波电路应用效果的差异。

本案例选用的是某型号 3 300 pF 容值的多层陶瓷电容器，其频率特性如图 6（a）所示 ；

选用的磁珠是 600 Ω 的铁氧体磁珠，其频率特性如图 6（b）所示。

图6 电容和磁珠的频率特性

已知，静电干扰信号的能量主要集中在30~500 MHz，在此频段内，所选电容的阻抗在1 Ω 以下，所选磁珠的阻抗在 300 Ω 以上。而本案例的负载在 10 Ω 量级，考虑到源端静电发生电路的内阻以及测试辅助工具引入的阻抗，源端阻抗是远大于负载端的，选择 LC 型的滤波设计效果更优。

3.2 仿真分析

图 7（a）中，自源端到负载端依次是激励端口、TVS、磁珠、电容、负载端口；图 7（b）中，自源端到负载端依次是激励端口、TVS、电容、磁珠、负载端口。

图7 接口电路仿真布局设计

如图 8 所示，在 3D 全电波仿真生成的仿真电路模型上，依次加入外部端口、静电发生电路、TVS、电容、磁珠的S参数模型以及负载和探针。电路搭建完成后，添加瞬态任务，设定信号波形，然后开启仿真。

图8 仿真电路设计

仿真结果如图 9 所示，第一种设计，仿真得到的负载端干扰电压最大值约 0.8 V ；第二种设计，仿真得到的负载端干扰电压最大值约1.6 V。

图9 负载端干扰电压仿真结果

由此可见，即使 TVS 的选型和布局设计一致，若后端的滤波电路设计有差异，也会影响该信号线路的整体防护效果。所以，做防护电路设计时，要注意 TVS、电容、磁珠等器件的协同工作，才可以达到更好的防护效果。

结论

通过理论研究、实际测试以及仿真分析，可以得出以下结论 ：

（1）要尽量减小 TVS 信号端及接地端的引线长度，减小引线的感抗。建议 TVS 信号端引脚到被保护信号线之间的引线长度不超过20 mil，TVS 接地端引脚到地过孔的距离不超过50 mil。

（2） 为 达 到 最 佳 防 护 效 果，TVS 配 合 电容、磁珠等器件进行 ESD 防护时，要注意器件的组态和摆放位置。TVS 和电容尽量分开接地，TVS 靠近外部接口摆放，距离接口位置不大于200 mil。当负载端（被保护芯片）阻抗较大时，建议电容靠近负载端摆放，当源端（静电信号注入端）阻抗较大时，建议电容靠近源端摆放。

本文引自 :李维翰,郑绪强,魏伟,等 . TVS 布局对静电放电防护效果的影响分析 [J]. 安全与电磁兼容,2025(4): 61-66.

晶扬电子 | 电路与系统保护专家

深圳市晶扬电子有限公司成立于2006年，是国家重点专精特新“小巨人”科技企业、国家高新技术企业、深圳知名品牌、广东省制造业单项冠军产品、深圳市制造业单项冠军企业，知识产权示范企业，建成广东省ESD静电保护芯片工程技术研究中心，荣获中国发明创业奖金奖等。是多年专业从事IC设计、生产、销售及系统集成的集成电路设计公司，在成都、武汉和加拿大设立有研发中心，拥有超百项知识产权和专利，业内著名的“电路与系统保护专家”。为各类电子产品提供全方位、全覆盖的静电保护、高边开关等保护方案。

主营产品:ESD、TVS、MOS管、DC-DC,LDO系列、工业&车规传感器、高边开关（HSD)芯片、电流传感器、汽车开关输入芯片等。