倾佳电子：自举电路的深度解析与核心元器件选型指南

倾佳电子：自举电路的深度解析与核心元器件选型指南

倾佳电子（Changer Tech）是一家专注于功率半导体和新能源汽车连接器的分销商。他们主要服务于中国工业电源、电力电子设备和新能源汽车产业链。倾佳电子聚焦于新能源、交通电动化和数字化转型三大方向，并提供包括IGBT、SiC MOSFET、GaN等功率半导体器件以及新能源汽车连接器。

第一章：引言与自举电路基础

1.1 半桥拓扑与高侧驱动的挑战

在现代电源电子设计中，半桥（Half-bridge）拓扑是一种基础且应用广泛的电路结构。它由一对串联的开关器件（如MOSFET）组成，常用于各种电源转换器中，包括降压（Buck）电路、同步升压电路、半桥逆变器、全桥逆变器以及三相全桥电路等 。这种拓扑结构的关键优势在于其高效率和拓扑灵活性。然而，它也带来了一个独特的技术挑战：如何为位于上半桥臂的高侧开关管（High-side FET）提供稳定的栅极驱动电源。

与下半桥臂的开关管（Low-side FET）不同，高侧开关管的源极（Source）连接在开关节点（Switch Node, SW）上，这是一个电压会随着开关周期在高电位与低电位之间剧烈波动的“悬浮”节点。传统的固定电源（如接地参考电源）无法直接为高侧栅极驱动器供电。因此，设计者必须寻求一种特殊的供电方式，能够跟随SW节点的电压波动，并始终为高侧驱动器提供一个稳定的栅-源电压（VGS_High）。这一挑战是所有半桥及相关拓扑设计者必须面对的核心问题。

1.2 自举电源：简单而高效的解决方案

为了解决上述挑战，电源设计领域发展出多种解决方案。其中，自举（Bootstrap）电路以其“电路简单、成本低”的显著优点，成为一种被广泛采用的经典方法 。相比于采用独立隔离电源或复杂电荷泵电路为高侧驱动供电的方案，自举电路大大降低了系统的复杂度和物料成本，尤其适合对成本敏感的大批量应用。其核心思想是利用开关节点（SW）的周期性电压摆动，将一个直流电源的能量“自举”到SW节点之上，从而形成一个悬浮的、能够为高侧驱动器供电的辅助电源。

1.3 自举电路核心工作原理深度解析

自举电路的核心在于一个动态的充放电循环，它巧妙地利用了半桥拓扑的开关特性来完成能量的转移和存储。这个循环可以被清晰地划分为两个阶段：充电阶段和放电阶段。

1.3.1 充电阶段（下管导通）

当高侧开关管（Q1）关断、下侧开关管（Q2）导通时，开关节点（HS引脚）的电压会被下管拉低至地电位（或接近地电位）。此时，栅极驱动芯片的直流电源（VDD）通过自举二极管（DBOOT）向自举电容（CBOOT）充电。由于自举二极管的正向压降（VBootDiode）存在，自举电容两端的电压（VBS）会充电至大约 VBS=VDD?VBootDiode。这个电压 VBS 构成了为高侧驱动器供电的悬浮电源，为后续高侧开关管的导通做好了能量储备 。

1.3.2 放电阶段（上管导通）

当下管（Q2）关断、高侧开关管（Q1）导通时，开关节点（HS引脚）的电压会迅速被拉升至高电位。此时，自举二极管（DBOOT）的阳极（连接VDD）电压低于阴极（连接HS），因此二极管处于反向偏置状态，从而将自举电容（CBOOT）与VDD电源隔离开来。在这一阶段，自举电容独立地为高侧驱动器供电，驱动上管的栅极，并维持其导通状态 。随着开关频率的升高，这个放电过程对自举电容的容量和电压稳定性提出了更高的要求。

自举电路的原理决定了其核心约束，即充电和放电这两个过程必须在一个完整的开关周期内达到能量平衡。放电期间，自举电容消耗能量驱动上管；充电期间，电容从VDD补充能量。这个补充能量的时间窗口（即下管的导通时间）受到占空比的直接限制。当占空比极高（D接近100%）时，下管导通时间极短，充电时间窗口严重压缩，可能导致电容无法获得足够的补充能量，其电压会持续下降，最终可能引发驱动器欠压锁定（UVLO），从而导致上管无法正常工作。这一固有的因果关系是理解自举电路所有问题的基础。

第二章：自举电容（C_BOOT）的选型原则

自举电容是自举电路的核心“能量库”，其选型直接关系到高侧驱动的稳定性和可靠性。其主要任务是为高侧MOSFET提供足够的栅极电荷，并在放电周期内将电压降（?VHB）限制在可接受的范围内，以防止驱动器触发欠压锁定（UVLO）而过早关断 。

2.1 容值计算的两种方法

2.1.1 经验法则：基于栅极电容的快速估算

在初步设计阶段，可以采用经验法则对自举电容的容值进行快速估算。根据这一法则，自举电容的容值应至少比高侧MOSFET的栅极电容大10倍，即： $$C_{boot} geq 10 times C_g quad text{}$$其中，

Cg 是MOSFET的栅极电容，它可以通过栅极电荷 Qg 和栅极驱动电压 VQ1g 来计算：

Cg=VQ1gQg

而 VQ1g 则是栅极驱动器IC的电源电压 VDD 减去自举二极管的正向压降 VBootDiode 。这一经验法则考虑了在实际应用中可能遇到的多种情况，包括温度导致的电容变化、以及负载瞬态期间可能跳过的周期。

2.1.2 精准计算：兼顾损耗与UVLO的严谨方法

对于更严谨的设计，可以采用更精确的公式来计算自举电容的最小值。这一方法的核心是确保自举电容的电压降（?VHB）不超过驱动器UVLO的阈值。计算公式为：

Cboot≥ΔVHBQtotal

其中，Qtotal 代表在放电周期内高侧驱动器消耗的总电荷，它不仅包括驱动高侧MOSFET栅极所需的电荷 QG，还包括驱动器本身的静态电流 IHB 以及可能存在的从HB到VSS的漏电流 IHBS 所消耗的电荷。其完整表达式为：

$$Q_{total} = Q_G + I_{HBS} times frac{D_{max}}{f_{sw}} + frac{I_{HB}}{f_{sw}}$$而 $Delta V_{HB}$ 是自举电容两端允许的最大电压降，其计算公式为：$$Delta V_{HB} = V_{DD} - V_{DH} - V_{HBL}$$

其中，VDD 是栅极驱动器IC的电源电压，VDH 是自举二极管的正向压降，VHBL 是HB UVLO下降阈值电压 。

2.2 容值选择的权衡：过大与过小的影响

自举电容的容值选择是一个典型的权衡问题，过大或过小都会对电路性能产生负面影响 。

容值过小：如果自举电容的容值低于所需的最小值，它可能无法存储足够的电荷来驱动高侧MOSFET。在放电周期内，电容上的电压降会过大，可能导致其电压跌落至低于驱动芯片的UVLO阈值，从而触发保护机制，使上管过早关断，甚至无法展开占空比 。

容值过大：如果自举电容的容值过大，也会带来一系列问题。首先，它会导致初始充电时流经自举二极管的冲击电流过大。根据公式 Ipeak=Cboot×(Dv/dt) ，容值越大，在电压瞬变时产生的峰值电流就越高，这可能烧毁内部集成的自举二极管 。其次，过大的电容会延长充电时间，导致最小关断时间

Toff 变大，从而限制了最大占空比的展开 。

2.3 推荐的电容类型与关键参数

为了确保自举电路的稳定性和可靠性，建议使用表面贴装型多层陶瓷电容器（MLCC）作为自举电容 。MLCC具有良好的额定电压、温度系数、低ESR（等效串联电阻）和低ESL（等效串联电感）特性，非常适合高频开关应用。在选择电容时，其耐压值应至少为VDD电源电压的两倍，以提供足够的安全裕量 。

自举电容、自举电阻和自举二极管并非孤立的元件，而是构成一个相互制约、紧密耦合的系统。例如，一个大容值的自举电容为了满足驱动需求，会产生极高的冲击电流，这迫使设计者必须引入自举电阻（RBOOT）来限制电流。然而，自举电阻的引入又会增加充电时间常数，限制了最大占空比，并增加了UVLO的风险。因此，一个元件的选型决策会直接影响到另外两个元件的性能要求和设计裕量。

第三章：自举二极管（D_BOOT）的选型原则

自举二极管是自举电路中的关键“单向阀”，其职能包括：一是作为VDD向自举电容（CBOOT）的充电路径；二是作为上管导通时将VDD与悬浮的高压SW节点隔离的“安全阀” 。其选型直接影响到电路的效率、可靠性和高频性能。

3.1 关键性能参数深度解析

3.1.1 正向压降（Vf）：对效率与驱动电压的影响

正向压降（Vf）是指二极管在导通时两端的电压降。对于自举二极管而言，Vf越低越好。Vf越低，自举电容上的充电电压就越接近VDD，从而为高侧栅极驱动器提供更充足的驱动电压。充足的栅极驱动电压能有效降低高侧MOSFET的导通电阻（Rds(on)），从而减小导通损耗，提高整体效率 。肖特基二极管（Schottky Diode）以其极低的正向压降而著称，使其成为自举二极管的理想选择。

3.1.2 反向恢复时间（trr）：高频应用的决定性因素

反向恢复时间（trr）是指二极管从导通状态（正向偏置）转为关断状态（反向偏置）时，电流沿相反方向流动所需的时间 。在这一短暂的时间内，二极管会产生一个反向恢复电流，从而导致开关损耗。在半桥电路中，当开关节点（SW）电压迅速上升时，自举二极管需要迅速从导通状态转为关断状态。如果其反向恢复时间过长，会产生显著的恢复电流，从而增加开关损耗，并在开关节点上引发振铃（ringing） 。

随着电源开关频率的不断提升，每次开关周期的trr损耗变得愈发显著，甚至可能超过导通损耗。因此，对于高频应用，选择trr极短的二极管至关重要 。肖特基二极管是一种不依赖少数载流子进行电流传输的单极器件，其反向恢复时间几乎为零，使其在高频开关应用中具有无可比拟的优势。

3.1.3 额定电流与反向耐压

除了Vf和trr，自举二极管的额定电流（IF）和反向耐压（VR）也是关键参数 。额定电流必须大于自举电容的峰值充电电流，以避免过热损坏。反向耐压则必须大于输入电源电压，以确保在高侧开关导通时，二极管能可靠地将VDD与高压SW节点隔离开来。

3.2 肖特基二极管与超快恢复二极管的对比选型

在自举电路中，通常选择肖特基二极管（SBD）或超快恢复二极管（FRD）。下表对比了这两种主流二极管的性能特点：

特性肖特基二极管（SBD）超快恢复二极管（FRD）选型考量正向压降 (Vf)

极低

较低，但高于SBD

Vf越低，自举电容充电电压越接近VDD，降低高侧MOSFET的导通损耗。反向恢复时间 (trr)

极短（近乎为零）

短

trr越短，高频开关损耗越小，开关节点振铃越轻微。在高频应用中至关重要。反向耐压 (VR)通常较低（<200V）通常较高（>200V）

需大于输入电源电压。对于高压应用，FRD或SiC SBD是更好的选择 。

反向漏电流 (IR)

较高

较低IR越大，功耗越高。温度特性

Vf和trr受温度影响小

trr随温度升高而变长

SBD的开关特性在高温下更具优越性。

3.3 针对GaN等新型器件的特殊考量

碳化硅（SiC）和氮化镓（GaN）等宽禁带（WBG）半导体器件以其极快的开关速度和高效率正逐渐普及。然而，这些器件对自举电路提出了更高的要求。例如，GaN FET通常不具备硅MOSFET的寄生体二极管，其在第三象限导通时的压降特性与硅器件不同，这使得其在死区时间内可能产生更大的负电压 。这种负电压会加剧自举电容的过充风险，因此需要搭配具有极低trr的自举二极管，并结合其他钳位技术来解决高频开关带来的振铃和过充问题。

第四章：自举电阻（R_BOOT）的选型原则

自举电阻（RBOOT）在自举电路中扮演着“平衡器”的角色，其作用并非仅限于限流，而是连接了电容选型、二极管保护与系统EMI/效率之间的复杂权衡。

4.1 自举电阻的多重作用：电流限制与EMI抑制

4.1.1 限制充电峰值电流

自举电阻的首要功能是在自举电容（CBOOT）充电时，限制流经自举二极管（DBOOT）的峰值电流 。这在电路启动时尤为重要，因为此时自举电容处于完全放电状态，充电电流峰值可能非常高。通过引入一个合适的电阻，可以有效保护自举二极管，特别是当驱动器内部集成了面积和散热能力有限的二极管时 。

4.1.2 抑制高频振铃与EMI

自举电阻的另一个关键作用是抑制开关节点（SW）上的高频振铃，并优化电磁干扰（EMI）性能 。通过与自举电容串联，自举电阻会增加高侧MOSFET栅极的驱动时间常数，从而减缓其导通速度（降低

dv/dt）。这为寄生电感和电容组成的网络提供了更多时间来放电，从而有效限制了开关过程中的振铃，降低了辐射EMI水平。

4.2 阻值选择的权衡艺术

选择合适的自举电阻阻值是一门权衡的艺术，需要综合考虑多个相互矛盾的因素。

阻值过大：如果自举电阻的阻值过大，它会显著增加自举电容的充电时间。在占空比较高，下管导通时间（Toff)很短的情况下，自举电容可能无法在每个周期内充满电，导致其电压持续下降，最终触发欠压锁定（UVLO），使高侧FET在周期中间关闭 。此外，过大的电阻会减慢MOSFET的开关速度，增加开关损耗，从而降低系统效率 。

阻值过小：如果阻值过小，则无法有效限制启动时流经二极管的大冲击电流，也无法有效抑制SW节点上的高频振铃和EMI。因此，阻值过小无法起到保护元件和优化EMI的作用。

在大多数应用中，自举电阻的值通常在5Ω至10Ω之间 。实际设计中，工程师通常从0Ω开始逐渐增加阻值，直到达到所需的振铃或EMI水平，然后在此基础上进行全面测试和评估，以确保在所有输入电压、输出电压、负载电流和工作温度条件下都能实现稳健的性能 。

4.3 自举电阻的功率耗散计算

自举电阻在充放电周期内会产生功率耗散。尤其在启动阶段，当自举电容第一次充电时，会产生瞬时的高功耗 。在实际应用中，需要根据最大可能流过的电流和电压，计算其平均功率耗散，并留出足够的裕量，以确保电阻的功率额定值能够承受其工作环境下的热应力。

第五章：自举电路常见问题与高级解决方案

尽管自举电路简单高效，但在特定应用场景下，其固有特性也会导致一些挑战，需要通过特殊设计来解决。

5.1 占空比极限与缓慢下电问题

电源转换器在输入电压（VIN）缓慢下降至接近输出电压（VOUT）时，其占空比（D）会接近100% 。此时，下管的导通时间（

Toff)变得极短，导致自举电容无法获得足够的充电能量。随着时间的推移，自举电容上的电压持续下降，最终会降到驱动芯片的UVLO阈值以下，导致驱动电路关断，从而引发输出电压异常重启的循环 。

为了解决这个问题，可以从应用角度采取以下措施：

加快输入端放电：减小输入端的总电容容量，或增加假负载来加速输入电压的下降，避免输入与输出电压长时间接近 。

增加自举电容容量：适当增加CBOOT的容值可以延长其电压下降的时间，但需要注意其上限，因为过大的电容会增加充电冲击电流并限制最小关断时间 。

使用芯片的使能（EN）功能：通过设置一个较高的关断电压点，可以在输入电压接近输出电压之前，提前关断芯片，从而避免问题的发生 。

外部能量维持电路：针对那些没有集成内部解决方案的芯片，可以通过设计外部电路，例如外部电荷泵或能量维持电路，来为自举电容提供稳定的补充能量，确保其电压始终高于UVLO阈值，直至输入电压完全降到转换器工作范围之外 。

5.2 自举电容过充问题：成因与解决方案

在半桥拓扑中，当高侧和低侧FET都处于关断状态的死区时间内，由于负载电流的持续循环，高侧FET的源极（即开关节点HS）可能会产生负电压 。对于硅MOSFET而言，其寄生体二极管会钳位这个负电压，使其保持在较低水平。然而，对于GaN等新型器件，由于其没有体二极管，这个负电压会更大，可能达到其阈值电压（Vth）水平 。

这种负电压会使得为高侧FET供电的自举电容（CBOOT）电压在死区时间内增加，可能超过VDD加上负电压的总和，从而导致自举电容上的电压过高，甚至超出GaN FET栅极所能承受的电压范围 。

为了解决自举过充问题，可以采用多种方法：

更改自举元件：这是最简单的方法，通过增大自举电阻（RBOOT）或使用正向压降（Vf）更高的二极管来限制流经自举路径的电流，从而减少过充 。

齐纳二极管法：将一个击穿电压（Vz）合适的齐纳二极管与CBOOT并联。一旦CBOOT充电至Vz，任何多余的电荷都会在齐纳二极管中消耗，从而防止其电压继续升高 。这种方法的优点是简单可靠，但在高电流下会产生热量，影响效率。

肖特基二极管法：将一个肖特基二极管与下部GaN FET并联。这个二极管在第三象限运行中起到类似于体二极管的作用，将负HS电压钳位在一个较低的水平（通常小于1V），从而从根本上减少自举过充 。这种方法比齐纳二极管更高效，因为它在源头上解决了问题。

5.3 其他替代方案：电荷泵与隔离电源的比较

在对性能要求极高、且无法容忍任何占空比限制的场合，可以使用电荷泵或隔离电源作为自举电路的替代方案 。这些方案可以提供恒定的高压，使驱动器完全独立于开关状态，从而允许100%的占空比运行，并完全避免自举充电问题。然而，这些方案的缺点是成本更高，电路也更复杂，因此在非隔离式栅极驱动电路中很少使用 。

第六章：设计最佳实践与总结

6.1 综合考量：如何平衡效率、可靠性与成本

自举电路的设计是一门复杂的权衡艺术，其核心在于理解和管理自举电容、自举电阻和自举二极管这三个元件之间的相互作用。为了降低EMI而增加自举电阻，可能会以牺牲效率为代价；为了提高效率而使用低Vf的二极管，可能会增加反向漏电流。一个优秀的设计师必须在这些相互矛盾的目标之间找到最佳平衡点。为了实现稳健的性能，所有元器件都必须在各种输入电压、输出电压、负载电流和工作温度条件下进行全面测试和评估 。

6.2 结论：自举电路设计精要

自举电路作为一种经典的高侧驱动方案，其核心在于理解其动态的充放电机制及其与开关周期、占空比的内在关联。元件的选型不能孤立地进行，而必须系统性地考虑它们作为一个耦合系统所带来的相互影响。面对高频化、高功率密度以及GaN等新型半导体器件带来的新挑战，传统自举电路会遇到如过充和缓慢下电等新问题。然而，通过深入理解其物理机制，并巧妙地运用高级元件选择和设计技巧（如齐纳二极管钳位、肖特基钳位或外部能量维持电路），这些挑战都是可以被有效克服的。最终，一个成功的自举电路设计，不仅是精确计算的结果，更是设计师对电路拓扑、器件物理特性以及系统级性能要求深刻理解的体现。

深圳市倾佳电子有限公司（简称“倾佳电子”）是聚焦新能源与电力电子变革的核心推动者：

倾佳电子成立于2018年，总部位于深圳福田区，定位于功率半导体与新能源汽车连接器的专业分销商，业务聚焦三大方向：

新能源：覆盖光伏、储能、充电基础设施；

交通电动化：服务新能源汽车三电系统（电控、电池、电机）及高压平台升级；

数字化转型：支持AI算力电源、数据中心等新型电力电子应用。

公司以“推动国产SiC替代进口、加速能源低碳转型”为使命，响应国家“双碳”政策（碳达峰、碳中和），致力于降低电力电子系统能耗。

请搜索倾佳电子杨茜