0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在密集PCB布局中,最大限度降低多个isoPower器件辐射的要点

analog_devices ? 来源:互联网 ? 作者:佚名 ? 2017-10-19 14:13 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

集成隔离电源isoPower?的iCoupler?数字隔离器采用隔离式DC-DC转换器,能够在125 MHz至200 MHz的频率范围内切换相对较大的电流。在这些高频率下工作可能会增加对电磁辐射和传导噪声的担心。

虽然,咱们官网上的应用笔记《isoPower器件的辐射控制建议》提供了最大限度降低辐射的电路和布局指南。实践证明,通过电路优化(降低负载电流和电源电压)和使用跨隔离栅拼接电容(通过PCB内层电容实现),可把峰值辐射降低25 dB以上。(ps.欲查看《isoPower器件的辐射控制建议》,点击“阅读原文”即可)

但是,倘若设计中具有多个isoPower器件并且布局非常密集,情况又将如何? 是否仍然能够明显降低辐射?这里,我们将针对此类情况提供一些一般指导原则。

由于内层拼接电容能够构建低电感结构,因此最具优势。在整体PCB区域受限的情况下,采用多层PCB就是很好的方式。采用尽可能多的层数切实可行,同时尽可能多的交叠电源层和接地层(参考层)。图1为一个堆叠示例。

图1.PCB层堆叠示例

埋层(原边3、4层,副边2至5层)可承载电力和接地电流。跨越隔离栅的交叠(例如原边上的第4层GND和副边上的第3层 V Iso)可形成理想的拼接电容。通过多层PCB堆叠可形成多个交叠,从而提高整体电容。为使电容最大,还必须减小参考层之间PCB电介质材料的厚度。

另一个布局技巧就是交叠相邻的isoPower通道的各层。图2显示了一个具有四条相邻通道的示例。

图2.具有交叠拼接电容的四个相邻通道

本示例中,每个输出域与其他域隔离,但是我们仍能利用一些交叠电容。图3显示了这种堆叠,可看到每个isoPower器件可增加电容以及相邻隔离区连接的情况。

图3.具有交叠拼接电容的四个相邻通道

必须确保内部和外部间隙要求符合最终应用。还可使用铁氧体磁珠在任意电缆连接上提供过滤,从而减少可能产生辐射的天线效应。

总结

如何在密集PCB布局中,最大限度降低多个isoPower器件的辐射?请参考以下几个要点↓

  • 最大程度降低每个通道的电源要求

  • 在多个PCB层上构建拼接

  • 采用尽可能多的PCB层切实可行

  • 在各参考层间使用最薄的电介质

  • 在相邻域之间进行连接

  • 确保内部和外部爬电距离仍然符合要求

  • 电缆连接上提供过滤

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4372

    文章

    23550

    浏览量

    411885
  • isoPower
    +关注

    关注

    0

    文章

    8

    浏览量

    8596

原文标题:如何在密集PCB布局中,最大限度降低多个isoPower器件的辐射

文章出处:【微信号:analog_devices,微信公众号:analog_devices】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    如何做好非隔离式开关电源的PCB布局

    的电容噪声。 图中的 1b 和 1d 则分别是六层和四层 PCB 设计的良好结构,有助于最大限度减少层间耦合噪声,地层用于屏蔽小信号层。要点是:一定要挨着外侧功率级层放一个接地层,外部大电流的功率层要使用厚铜箔,尽量减少
    发表于 03-13 14:13

    AN101-最大限度地减少线性稳压器输出的开关稳压器残留

    电子发烧友网站提供《AN101-最大限度地减少线性稳压器输出的开关稳压器残留.pdf》资料免费下载
    发表于 01-09 14:19 ?0次下载
    AN101-<b class='flag-5'>最大限度</b>地减少线性稳压器输出<b class='flag-5'>中</b>的开关稳压器残留

    TAS5630如何才能最大限度地减少电压失调,或者调节为0?

    交流耦合输入的情况下,将 BTL 模式下的输出失调电压指定为高达 150mV。这对PBTL 模式是否同样适用?如何才能最大限度地减少电压失调,或者调节为 0?
    发表于 11-08 08:02

    最大限度地减少TRF7964A和TRF7970A省电模式下的电流消耗

    电子发烧友网站提供《最大限度地减少TRF7964A和TRF7970A省电模式下的电流消耗.pdf》资料免费下载
    发表于 10-26 10:57 ?0次下载
    <b class='flag-5'>最大限度</b>地减少TRF7964A和TRF7970A省电模式下的电流消耗

    最大限度地提高MSP430? FRAM的写入速度

    电子发烧友网站提供《最大限度地提高MSP430? FRAM的写入速度.pdf》资料免费下载
    发表于 10-18 10:09 ?1次下载
    <b class='flag-5'>最大限度</b>地提高MSP430? FRAM的写入速度

    最大限度地减少TPS53355和TPS53353系列器件的开关振铃

    电子发烧友网站提供《最大限度地减少TPS53355和TPS53353系列器件的开关振铃.pdf》资料免费下载
    发表于 10-15 11:17 ?0次下载
    <b class='flag-5'>最大限度</b>地减少TPS53355和TPS53353系列<b class='flag-5'>器件</b>的开关振铃

    最大限度地提高GSPS ADC的SFDR性能:杂散源和Mitigat方法

    电子发烧友网站提供《最大限度地提高GSPS ADC的SFDR性能:杂散源和Mitigat方法.pdf》资料免费下载
    发表于 10-10 09:16 ?0次下载
    <b class='flag-5'>最大限度</b>地提高GSPS ADC<b class='flag-5'>中</b>的SFDR性能:杂散源和Mitigat方法

    dcdc电源pcb布局遵循原则是什么

    电子设计,DC-DC电源转换器的PCB布局是一个至关重要的环节,它直接影响到电源的效率、稳定性、电磁兼容性(EMC)以及整体系统的可靠性。一个精心设计的
    的头像 发表于 10-06 16:56 ?1160次阅读
    dcdc电源<b class='flag-5'>pcb</b><b class='flag-5'>布局</b>遵循原则是什么

    利用智能eFuses最大限度地缩短系统停机时间

    电子发烧友网站提供《利用智能eFuses最大限度地缩短系统停机时间.pdf》资料免费下载
    发表于 09-25 10:25 ?0次下载
    利用智能eFuses<b class='flag-5'>最大限度</b>地缩短系统停机时间

    最大限度地减少UCC287XX系列的待机消耗

    电子发烧友网站提供《最大限度地减少UCC287XX系列的待机消耗.pdf》资料免费下载
    发表于 09-25 09:35 ?0次下载
    <b class='flag-5'>最大限度</b>地减少UCC287XX系列的待机消耗

    如何在C2000设备中最大限度地利用GPIO

    电子发烧友网站提供《如何在C2000设备中最大限度地利用GPIO.pdf》资料免费下载
    发表于 09-19 13:40 ?2次下载
    如何在C2000设备中<b class='flag-5'>最大限度</b>地利用GPIO

    pcb设计布局要点是什么

    PCB设计布局是一个非常重要的环节,它直接影响到电路的性能、可靠性和成本。以下是关于PCB布局
    的头像 发表于 09-02 14:48 ?939次阅读

    利用TI GaN的集成电流检测功能更大限度提高系统效率

    电子发烧友网站提供《利用TI GaN的集成电流检测功能更大限度提高系统效率.pdf》资料免费下载
    发表于 08-29 11:28 ?0次下载
    利用TI GaN<b class='flag-5'>中</b>的集成电流检测功能更<b class='flag-5'>大限度</b>提高系统效率

    通过PCB布局技术降低振铃

    电子发烧友网站提供《通过PCB布局技术降低振铃.pdf》资料免费下载
    发表于 08-26 14:26 ?0次下载
    通过<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>技术<b class='flag-5'>降低</b>振铃

    通过优化补偿最大限度地减少导通时间抖动和纹波

    电子发烧友网站提供《通过优化补偿最大限度地减少导通时间抖动和纹波.pdf》资料免费下载
    发表于 08-26 11:34 ?0次下载
    通过优化补偿<b class='flag-5'>最大限度</b>地减少导通时间抖动和纹波