0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FIFO队列的串口数据收发方法

FPGA之家 ? 来源:FPGA之家 ? 作者:FPGA之家 ? 2022-07-12 09:16 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

01

前言

嵌入式软件的开发中,串口是十分常用且基础的功能。在需要批量发送数据的场合,可以使用while循环等待发送完成标志位的方式,但是这种方式会占据主循环,影响效率。也可以采用dma的方式,但是dma在发送数据时非常高效,但是批量接收数据时,就很不灵活,特别是一些在串口数据中解析某种协议格式时,很不方便。下面介绍一种利用串口中断结合FIFO队列的串口数据收发方法,结合了不阻塞批量发与灵活接收的优点,特别适用于串口协议收发的使用场景。

02

FIFO队列

FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成。相比于一个同等缓存大小的数值,FIFO就是多管理了一个先进先出的功能,方便串口数据的存入和读出。

Fifo在带操作系统嵌入式软件中都有现成的实现,但是在基础的嵌入软件中,我们可以自己实现一个。

#define UART1_IN_FIFO_SIZE   100 //接收串口队列的深度#define UART1_OUT_FIFO_SIZE 250 //发送串口队列的深度
//头文件函数列表FIFO_EXT u8 uart1infifo_data[UART1_IN_FIFO_SIZE];#define uart1infifo_count (uart1infifo_GetCount())FIFO_EXT u16 uart1infifo_front;FIFO_EXT u16 uart1infifo_rear;FIFO_EXT void uart1infifo_Clear(void);FIFO_EXT void uart1infifo_DataIn(u8 d);FIFO_EXT u8 uart1infifo_DataOut(void);FIFO_EXT u16 uart1infifo_GetSpace(void);FIFO_EXT u16 uart1infifo_GetCount(void);
//获取串口1接收队列缓存数u16 uart1infifo_GetCount(void){  u16 countR,countF;  countR = uart1infifo_rear;  countF = uart1infifo_front;  if (countR >=  countF)  {    return(countR - countF);  }  else  {    return(UART1_IN_FIFO_SIZE + countR - countF);  }}//清空串口1接收队列void uart1infifo_Clear(void){  uart1infifo_front = UART1_IN_FIFO_SIZE -1;  uart1infifo_rear = uart1infifo_front;//  uart1infifo_count = 0;}//串口1接收队列入数据void uart1infifo_DataIn(u8 d){  if (uart1infifo_count < UART1_IN_FIFO_SIZE)  {    uart1infifo_rear = (uart1infifo_rear +1) % UART1_IN_FIFO_SIZE;      uart1infifo_data[uart1infifo_rear] = d;  }}//串口1接收队列出数据u8 uart1infifo_DataOut(void){  if (uart1infifo_rear !=  uart1infifo_front)  {    uart1infifo_front = (uart1infifo_front +1) % UART1_IN_FIFO_SIZE;    return(uart1infifo_data[uart1infifo_front]);  }  else  {    return(0xff);  }}

为了节省篇幅,串口1发送队列就不详细描述了,在接收队列的基础上稍加修改即可。

03

中断收发串口

//串口发送函数 void SendDataToUart1(u8 * pData, u16 len){  u8i;  //串口发送队列将慢,等待一下数据发送  while(1){  if(uart1outfifo_GetSpace()>len+5)  {        break;      }      else      {        i = 0;      }    }    USART_ITConfig(USART1, USART_IT_TXE, DISABLE);  //关闭中断,防止队列的进出会同时进行    while (len --)    {          uart1outfifo_DataIn(*pData);      pData ++;    }      USART_ITConfig(USART1, USART_IT_TXE, ENABLE);}
//串口处理函数void USART1_IRQHandler(void){  if (USART_GetFlagStatus(USART1, USART_FLAG_RXNE))  {    uart1infifo_DataIn(USART_ReceiveData(USART1));//接收数据并放入串口接收队列  //串口数据处理flag  }  else if (USART_GetFlagStatus(USART1, USART_FLAG_TXE))  {    if (uart1outfifo_count > 0)    {      USART_SendData(USART1, uart1outfifo_DataOut());//发队列取出数据放入串口发送寄存器}else {      USART_ITConfig(USART1, USART_IT_TXE, DISABLE);    }  }}

04

串口数据处理

不定长数据包超时处理

在上节的“串口数据处理flag”处,加入超时的标记g_uartTimeOut = n;并在定时器中断中倒计时g_uartTimeOut,减到0后,产生数据包处理标志gb_needDealUartPkg = 1。主循环扫到gb_needDealUartPkg是1后,读出uart1infifo中的全部数据进行解包处理。

不定长数据包按内容格式处理

?在上节的“串口数据处理flag”处,加入比对数据包格式的函数,当格式满足要求时,将整个数据包存入数据包队列(参照前面的串口数据接收函数,写一个接收队列,接收的数据为数据包结构体)。主循环扫描数据包队列的缓存数,有就去处理。

定长数据包处理

主循环中扫描uart1infifo_count,当达到定长后,读出uart1infifo中的定长数据进行解包处理。

原文标题:嵌入式软件中的串口收发队列设计方法

文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

审核编辑:彭静

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 操作系统
    +关注

    关注

    37

    文章

    7201

    浏览量

    126359
  • fifo
    +关注

    关注

    3

    文章

    402

    浏览量

    45029
  • 串口数据
    +关注

    关注

    0

    文章

    34

    浏览量

    14152

原文标题:嵌入式软件中的串口收发队列设计方法

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    【RA-Eco-RA6M4开发板评测】串口收发测试与基于FIFO串口驱动

    基于FIFO串口驱动。接收中断接收数据FIFO,读接口从FIFO取数,这样解耦了应用层底层操作。发送也是类似,简单起见这里发送使用查询方
    发表于 07-19 22:19

    NVME控制器之队列管理模块

    队列管理模块是整个NVMe Host控制器的核心模块,该模块实现了提交队列与完成队列的管理,多队列请求的仲裁判决等功能。队列管理模块中含有
    的头像 发表于 05-03 15:32 ?255次阅读
    NVME控制器之<b class='flag-5'>队列</b>管理模块

    智多晶FIFO_Generator IP介绍

    FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和
    的头像 发表于 04-25 17:24 ?1111次阅读
    智多晶<b class='flag-5'>FIFO</b>_Generator IP介绍

    基于FPGA的FIFO实现

    FIFO(First in First out)为先进先出队列,具有存储功能,可用于不同时钟域间传输数据以及不同的数据宽度进行数据匹配。如其
    的头像 发表于 04-09 09:55 ?814次阅读
    基于FPGA的<b class='flag-5'>FIFO</b>实现

    AXI接口FIFO简介

    AXI接口FIFO是从Native接口FIFO派生而来的。AXI内存映射接口提供了三种样式:AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的应用外,AXI FIFO
    的头像 发表于 03-17 10:31 ?1244次阅读
    AXI接口<b class='flag-5'>FIFO</b>简介

    解锁TSMaster fifo函数:报文读取的高效方法

    前言:TSMaster目前有两种读取报文的模式:回调函数模式和fifo模式。fifo函数是TSMaster近期新增的函数,本文将重点介绍fifo模块。关于回调函数的使用方法可以参考帮助
    的头像 发表于 03-14 20:04 ?599次阅读
    解锁TSMaster <b class='flag-5'>fifo</b>函数:报文读取的高效<b class='flag-5'>方法</b>

    FIFO IP核的使用教程

    在数字设计中,利用FIFO进行数据处理是非常普遍的应用,例如,实现时钟域交叉、低延时存储器缓存、总线位宽调整等。下图给出了FIFO生成器支持的一种可能配置。
    的头像 发表于 01-03 09:36 ?3134次阅读
    <b class='flag-5'>FIFO</b> IP核的使用教程

    JavaWeb消息队列使用指南

    用程序的通信方法,允许异步传输消息,并且具有存储和转发消息的能力。它主要解决以下问题: 异步处理 :允许系统组件异步处理任务,提高响应速度。 解耦系统 :不同系统组件之间通过消息队列通信,降低耦合度。 流量削峰 :在高流量情况下,消息
    的头像 发表于 11-25 09:27 ?655次阅读

    串口通信协议解析 串口通信应用实例

    串口通信协议解析 串口通信协议是指规定了数据包的内容,内容包含了起始位、主体数据、校验位及停止位,双方需要约定一致的数据包格式才能正常
    的头像 发表于 11-21 17:03 ?2437次阅读

    【代码分享】基于乐鑫ESP32的串口不定长数据接收方法

    【代码分享】基于乐鑫ESP32的串口不定长数据接收方法
    的头像 发表于 11-15 01:02 ?1602次阅读
    【代码分享】基于乐鑫ESP32的<b class='flag-5'>串口</b>不定长<b class='flag-5'>数据</b>接收<b class='flag-5'>方法</b>

    为什么同一个队列引用的全局变量,运行在两个子vi中发现队列数据丢失了

    我创建了一个队列,然后将队列引用做了个全局变量,运行在两个子vi中,一个是只入队列,另一个是只出队列。但我发现,一个字vi数据
    发表于 11-14 11:47

    FIFO Generator的Xilinx官方手册

    FIFO作为FPGA岗位求职过程中最常被问到的基础知识点,也是项目中最常被使用到的IP,其意义是非常重要的。本文基于对FIFO Generator的Xilinx官方手册的阅读与总结,汇总主要知识点
    的头像 发表于 11-12 10:46 ?1951次阅读
    <b class='flag-5'>FIFO</b> Generator的Xilinx官方手册

    tlv320aic3016配置好以后然后打开中断允许,没有录音数据的输入,到队列fifo的数是0吗?

    配置好以后然后打开中断允许如果没有录音数据的输入,那么到队列fifo的数是0吗,level的值会变化吗?
    发表于 10-28 07:11

    FIFO的深度应该怎么计算

    FIFO是FPGA/IC设计中经常使用到的模块,它经常被用在两个模块之间进行数据的缓存,以避免数据在传输过程中丢失。同时FIFO也经常被用在跨时钟域处理中。
    的头像 发表于 10-25 15:20 ?1172次阅读
    <b class='flag-5'>FIFO</b>的深度应该怎么计算

    嵌入式环形队列与消息队列的实现原理

    嵌入式环形队列,也称为环形缓冲区或循环队列,是一种先进先出(FIFO)的数据结构,用于在固定大小的存储区域中高效地存储和访问数据。其主要特点
    的头像 发表于 09-02 15:29 ?1384次阅读