0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Xilinx FPGA平台GTX简易使用教程(四)

C29F_xilinx_inc ? 来源:赛灵思 ? 作者:赛灵思 ? 2022-03-01 17:33 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

干货来了,GTX核配置,搬砖全靠它~~

前言

作为一名初学者,也曾被GTX一堆信号搞得头晕脑胀,在学习了各位大佬的文章后,结合自己的理解和实践,整理这一系列快速上手的GTX使用教程

为了快速上手,本文使用了“丐版”配置 = =||

一、GTX IP核配置界面

首先,在IP Catalog中输入“gt”,进入GTX的IP核配置界面。

①ibert :基础知识部分曾介绍过,是用于测试通道通信质量的辅助IP。

②GT,是它是它就是它~ GTP/GTX/GTH 都是它~

Xilinx FPGA平台GTX简易使用教程(四)

1.1第一页配置

①自定义名称

②GT类型:A7只能选GTP;K7是GTX;V7既有GTX也有GTH

③共享逻辑选项:一般选择放在example design中,这样设计更灵活。

Xilinx FPGA平台GTX简易使用教程(四)

1.2第二页配置

①协议:支持sata,aurora,hdmi等等;“丐版”配置,我们默认Start from scratch“白手起家”~

②发送端TX:Line Rate:根据需要选择,但是必须在器件支持的范围内;参考时钟:根据硬件板子决定;

③接收端RX:同发送端,但是可以配置成不一样,GTX是全双工的,甚至可以关闭发送 □TX off 或者关闭接收□RX off;

④选择CPLL还是QPLL,注意CPLL最高只支持6.xGbps,超过了就必须使用QPLL(软件会默认强制使用)

Xilinx FPGA平台GTX简易使用教程(四)

1.3第三页配置

①TX端:

外部数据位宽:就是我们逻辑并行数据的位宽,对于核来讲就是外部数据,我们这里选32。

编码方式:一般选择8B/10B编码

内部数据位宽:核内部的数据位宽,这个设置会影响TXUSRCLK和TXUSRCLK2的比率关系。我们这里选40。

②RX端: 一般与TX端保持一致,GTX是全双工,支持不一样的配置。

③系统时钟(DRP时钟):根据实际选择

Xilinx FPGA平台GTX简易使用教程(四)

其他:“丐版”通通不配置,但是我们还是介绍一下选项:

Xilinx FPGA平台GTX简易使用教程(四)

1.4第四页配置

①: 一般选用K28.5,对应过来就是0xBC。

②: 对齐方式,因为我们选择的数据位宽是32bit,所有这里选择4字节对齐。

其他的都不用选,毕竟“丐版”~

Xilinx FPGA平台GTX简易使用教程(四)

1.5第五页配置

PCIe,我们用不上,不选择,不使能。

1.6第六页配置

通道绑定,我们也不使用。不选择。

1.7第七页总结

①:是我们刚刚配置选择的信息:线速、参考时钟、编码方式,位宽等;

②:注意两个时钟TXUSRCLK 、 TXUSRCLK2,怎么来的呢?

TXUSRCLK = 78.125Mhz怎么计算来的呢?

TXUSRCLK 与 TXUSRCLK2有一定的比率关系,具体内容请看系列文章(2)GTX时钟篇

Xilinx FPGA平台GTX简易使用教程(四)

检查没有问题,就点击OK,生成GTX。

二、GTX 接口信号介绍

2.1 TX端口

Xilinx FPGA平台GTX简易使用教程(四)

TX端口属性:

Xilinx FPGA平台GTX简易使用教程(四)

2.2 RX端口

Xilinx FPGA平台GTX简易使用教程(四)

RX端口属性:

Xilinx FPGA平台GTX简易使用教程(四)

后记

是不是还是挺简单的,下一篇我们将用最简单的姿势将GTX用起来~

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1646

    文章

    22096

    浏览量

    620657
  • 测试
    +关注

    关注

    8

    文章

    5761

    浏览量

    129369
  • Xilinx
    +关注

    关注

    73

    文章

    2185

    浏览量

    127102
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    上汽大众ID.3 GTX套件款重磅上市

    近日,上汽大众以“ONLY ID.”为主题,与100名ID.车主欢聚广州,“共创”第届ID.Festival。本届ID.Festival迎来备受期待的ID.3 GTX套件款上市,并同步发布ID.3 GTX套件款官改概念车,领航
    的头像 发表于 06-17 15:03 ?568次阅读

    基于AD9613与Xilinx MPSoC平台的高速AD/DA案例分享

    本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例
    的头像 发表于 06-03 14:22 ?328次阅读
    基于AD9613与<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平台</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理图

    电子发烧友网站提供《XILINX XCZU67DR FPGA完整原理图.pdf》资料免费下载
    发表于 05-30 15:29 ?1次下载

    gtx是光纤吗

    ”,主要面向高端游戏玩家和追求高性能的用户。GTX显卡支持最新的图形处理技术,如DirectX 12、HDR等,能够为玩家带来流畅的游戏体验和高品质的图像效果。 GTX在高速收发器领域的定义: 在FPGA(现场可编程门阵列)等高
    的头像 发表于 05-08 10:37 ?801次阅读

    详解Xilinx的10G PCS PMA IP

    如果要在XilinxFPGA上使用万兆以太网通信,大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY,上层通过HDL实现构建MAC和IP层,这种方式难度会比较大,底层需要完成PHY层的设计,最终我想通过这
    的头像 发表于 04-18 15:16 ?1019次阅读
    详解<b class='flag-5'>Xilinx</b>的10G PCS PMA IP

    xilinx FPGA IOB约束使用以及注意事项

    xilinx FPGA IOB约束使用以及注意事项 一、什么是IOB约束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是FPGA
    的头像 发表于 01-16 11:02 ?1006次阅读
    <b class='flag-5'>xilinx</b> <b class='flag-5'>FPGA</b> IOB约束使用以及注意事项

    【米尔-Xilinx XC7A100T FPGA开发板试用】Key-test

    硬件: 一Xilinx XC7A100T FPGA开发板 二12V电源适配器 三下载器 win10笔记本 软件: 一Vivado (指导手册有详细的安装下载流程) 二官方按键示例工程 按键示例
    发表于 01-09 16:08

    Verilog 测试平台设计方法 Verilog FPGA开发指南

    Verilog测试平台设计方法是Verilog FPGA开发中的重要环节,它用于验证Verilog设计的正确性和性能。以下是一个详细的Verilog测试平台设计方法及Verilog FPGA
    的头像 发表于 12-17 09:50 ?1223次阅读

    基于Xilinx ZYNQ7000 FPGA嵌入式开发实战指南

    电子发烧友网站提供《基于Xilinx ZYNQ7000 FPGA嵌入式开发实战指南.pdf》资料免费下载
    发表于 12-10 15:31 ?38次下载

    【米尔-Xilinx XC7A100T FPGA开发板试用】测试一

    感谢米尔电子和电子发烧友提供的米尔-Xilinx XC7A100T FPGA开发板。 MYD-J7A100T用的 FPGAXILINX 公司 ARTIX-7 系列的 XC 7A1
    发表于 12-08 08:48

    将ADC32RF42 EVM与xilinx ZC706开发板直接相连,JESD204B时钟无法建链成功,为什么?

    : Core_clk=100M---- 串接0欧电阻(LVDS):GTX_clk=100M---串接0.1uF电容(LVDS): SYSREF_FPGA=1.5625M-------- 串接0欧电阻(LVDS): SYSREF_ADC=1.5625M--------
    发表于 11-20 06:23

    采用Xilinx FPGA的AFE79xx SPI启动指南

    电子发烧友网站提供《采用Xilinx FPGA的AFE79xx SPI启动指南.pdf》资料免费下载
    发表于 11-15 15:28 ?0次下载
    采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx SPI启动指南

    【米尔-Xilinx XC7A100T FPGA开发板试用】+04.SFP之Aurora测试(zmj)

    【米尔-Xilinx XC7A100T FPGA开发板试用】+04.SFP之Aurora测试(zmj) 在前一篇文章“【米尔-Xilinx XC7A100T FPGA开发板试用】+03
    发表于 11-14 21:29

    Xilinx 7系列FPGA PCIe Gen3的应用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成块,支持8.0Gb/s数据速率的PCI Express 3.0。本文介绍了7系列FPGA PCIe Gen3的应用接口及一些特性。
    的头像 发表于 11-05 15:45 ?3488次阅读
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的应用接口及特性

    如何申请xilinx IP核的license

    在使用FPGA的时候,有些IP核是需要申请后才能使用的,本文介绍如何申请xilinx IP核的license。
    的头像 发表于 10-25 16:48 ?1556次阅读
    如何申请<b class='flag-5'>xilinx</b> IP核的license