0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

简述EMC分析时需考虑的5个重要属性及PCB的布局问题

iIeQ_mwrfnet ? 来源:Murata村田中文技术社区 ? 作者:Murata村田中文技术 ? 2021-10-11 16:28 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

有人说过,世界上只有两种电子工程师:经历过电磁干扰的和没有经历过电磁干扰的。伴随着PCB信号频率的提升,电磁兼容设计是我们电子工程师不得不考虑的问题。

一、EMC分析时需考虑的5个重要属性

面对一个设计,当进行一个产品和设计的EMC分析时,有以下5个重要属性需考虑:

1、关键器件尺寸产生辐射的发射器件的物理尺寸。射频RF电流将会产生电磁场,该电磁场会通过机壳泄漏而脱离机壳。PCB上的走线长度作为传输路径对射频电流具有直接的影响。

2、阻抗匹配源和接收器的阻抗,以及两者之间的传输阻抗。

3、干扰信号的时间特性这个问题是连续(周期信号)事件,还是仅仅存在于特定操作周期(例如单次事件可能是某次按键操作或者上电干扰,周期性的磁盘驱动操作或网络突发传输)。

4、干扰信号的强度源能量级别有多强,并且它产生有害干扰的潜力有多大。

5、干扰信号的频率特性使用频谱仪进行波形观察,观察问题出现在频谱的哪个位置,便于找到问题的所在。

另外,一些低频电路的设计习惯需要注意。例如我惯用的单点接地对于低频应用是非常适合的,但是和公司大牛聊天,发现不适合于射频信号场合,因为射频信号场合存在更多的EMI问题。

相信有些工程师会将单点接地应用到所有产品设计中,而没有认识到使用这种接地方法可能会产生更多或更复杂的电磁兼容问题。我们还应该注意电路组件内的电流流向。由电路知识我们知道,电流从电压高的地方流向低的地方,并且电流总是通过一条或更多条路径在一个闭环电路中流动,因此有个很重要的规律:设计一个最小回路。针对那些测量到干扰电流的方向,通过修改PCB走线,使其不影响负载或敏感电路。那些要求从电源到负载的高阻抗路径的应用,必须考虑返回电流可以流过的所有可能的路径。

我们还需要注意PCB走线。导线或走线的阻抗包含电阻R和感抗,在高频时有阻抗,没有容抗。当走线频率高于100kHz以上时,导线或走线变成了电感。在音频以上工作的导线或走线可能成为射频天线。在EMC的规范中,不容许导线或走线在某一特定频率的λ/20以下工作(天线的设计长度等于某一特定频率的λ/4或λ/2)。如果不小心设计成那样,那么走线就变成了一根高效能的天线,这让后期的调试变得更加棘手。

2

PCB布局

最后说说PCB的布局问题:

第一:要考虑PCB的尺寸大小。PCB的尺寸过大时,随着走线的增长使系统抗干扰能力下降,成本增加,而尺寸过小容易引起散热和互扰的问题。第二:再确定特殊元件(如时钟元件)的位置(时钟走线最好周围不铺地和不走在关键信号线的上下,避免干扰)。第三:依据电路功能,对PCB整体进行布局。在元器件布局上,相关的元器件尽量靠近,这样可以获得较好的抗干扰效果。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电阻
    +关注

    关注

    87

    文章

    5661

    浏览量

    175856
  • 电路
    +关注

    关注

    173

    文章

    6034

    浏览量

    175586
  • pcb
    pcb
    +关注

    关注

    4372

    文章

    23550

    浏览量

    411883
  • 元器件
    +关注

    关注

    113

    文章

    4847

    浏览量

    95746
  • emc
    emc
    +关注

    关注

    173

    文章

    4201

    浏览量

    187717

原文标题:EMC分析时需考虑的5个重要属性

文章出处:【微信号:mwrfnet,微信公众号:微波射频网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    EMC设计—PCB高级EMC设计

    目录 EMC理论基础 EMC测试实质 PCB的接地设计 PCB内部EMC设计 EMC去耦
    发表于 05-28 16:54

    PCBEMC设计(二):模块划分及特殊器件的布局

    PCB的电磁兼容(EMC)设计中,合理的模块划分和器件布局是基础环节,直接影响电磁场的发射与接收特性,并决定了后续布线的质量。频率产生器件、驱动器、电源模块和滤波元件的位置及排列方向都会对整体
    的头像 发表于 05-23 18:30 ?505次阅读
    <b class='flag-5'>PCB</b>的<b class='flag-5'>EMC</b>设计(二):模块划分及特殊器件的<b class='flag-5'>布局</b>

    PCBEMC设计(一):层的设置与排布原则

    PCB的电磁兼容性(EMC)设计首先要考虑层的设置,这是因为单板层数的组成、电源层和地层的分布位置以及平面的分割方式对EMC性能有着决定性的影响。为昕MarsPCBlayerstack
    的头像 发表于 05-17 16:17 ?544次阅读
    <b class='flag-5'>PCB</b>的<b class='flag-5'>EMC</b>设计(一):层的设置与排布原则

    4500字,讲述DC/DC电源PCB布局

    噪声。如果问题与印刷电路板( PCB布局有关,则很难确定原因。EMC也是很注重PCB布局,这就是为什么在开关电源设计的早期正确
    发表于 04-29 14:00

    EMC思想来设计DC/DC电源的PCB

    EMC的三要素来分析考虑:干扰源→耦合路径→敏感设备。我们通过抑制干扰源、切断耦合路径、保护敏感设备三措施,来优化EMC设计。在DC/D
    发表于 04-15 13:40

    DC-DC 的 PCB布局设计小技巧

    的稳定性和它的性能起着至关重要的影响,不恰当的PCB布局,可能会导致一系列的问题,比如: 1,效率过低芯片过热 2、驱动波形的不稳定 3、EMI问题 4、输出纹波过大超标 5、芯片不
    发表于 03-11 10:48

    设计早期对EMC考虑

    这些经验法则。结果,70%~90%的新设计都没有通过第一次 EMC 测试,从而使后期重设计成本很高,如果制造商延误产品发货日期,损失的销售费用就更大。为了以低得多的成本确定并解决问题,设计师应该考虑
    发表于 03-04 14:21

    华为PCBEMC设计指南【可下载】

    转载一篇华为《PCBEMC设计指南》,合计94页PDF,对PCBEMC设计从布局、布线、背板的EMC
    发表于 02-26 15:52

    华为PCBEMC设计指南

    转载一篇华为《PCBEMC设计指南》,合计94页PDF,对PCBEMC设计从布局、布线、背板的EMC
    的头像 发表于 01-15 10:09 ?1593次阅读
    华为<b class='flag-5'>PCB</b>的<b class='flag-5'>EMC</b>设计指南

    PCB高级EMC设计

    PCB高级EMC设计 ?
    的头像 发表于 11-16 11:28 ?2341次阅读
    <b class='flag-5'>PCB</b>高级<b class='flag-5'>EMC</b>设计

    PCB设计中怎么降低EMC

    PCB(印刷电路板)设计中,降低电磁兼容性(EMC)问题是一至关重要的环节。EMC问题主要涉及电磁干扰(EMI)和电磁敏感度(EMS)两
    的头像 发表于 10-09 11:47 ?1086次阅读

    dcdc电源pcb布局遵循原则是什么

    在电子设计中,DC-DC电源转换器的PCB布局是一至关重要的环节,它直接影响到电源的效率、稳定性、电磁兼容性(EMC)以及整体系统的可靠性
    的头像 发表于 10-06 16:56 ?1157次阅读
    dcdc电源<b class='flag-5'>pcb</b><b class='flag-5'>布局</b>遵循原则是什么

    高速电路PCBEMC设计考虑

    电子发烧友网站提供《高速电路PCBEMC设计考虑.pdf》资料免费下载
    发表于 09-21 11:50 ?5次下载

    PCle Gen 5的高速PCB布局

    电子发烧友网站提供《PCle Gen 5的高速PCB布局.pdf》资料免费下载
    发表于 09-05 11:04 ?4次下载
    PCle Gen <b class='flag-5'>5</b>的高速<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>

    四层PCB,顶层和底层运放对称布局需要考虑干扰问题吗?

    这是四层板,差分采样电路。运放采用AD8692ARZ(8引脚),差分采样信号,采样时间为10us。板子的面积有限,目前是上下两层各一运放,不知道这样布局不需要考虑高频干扰的问题。
    发表于 08-29 06:52