基于Vivado下怎么找到关键路径？
什么是关键路径？
关键路径分为两类：一类是时序违例的路径，主要是建立时间违例；
另一类是时序没有违例，但逻辑级数较高的路径。当然，第一类路径中可能会包含第二类路径。
对于第一类路径，其违例的原因无外乎逻辑延迟太大、线延迟太大或者时钟Skew太大等。可以根据具体原因对症下药。对于第二类路径，其“副作用”比较明显：
工具牺牲了其他路径换取了这类路径的收敛，最终我们可能会看到时序违例的路径反倒是那些逻辑级数很低甚至为0的路径，而这类路径通常已经没有什么优化空间了。此时，要实现整个设计的时序收敛就变得捉襟见肘了。
因此，在设计早期找到这类路径至关重要。
编辑：jq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
时钟
+关注
关注
11文章
1909浏览量
133472 -
路径
+关注
关注
0文章
50浏览量
12668
原文标题：Vivado下如何找关键路径？
文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
STM32CUBEIDE使用UCOS的时候，头文件路径已经添加了，依旧提示未找到路径怎么解决？
在使用UCOS的时候，头文件路径已经添加了，他依旧提示未找到路径怎么解决
发表于 07-25 06:28
Vivado无法选中开发板的常见原因及解决方法
对应的器件信息和约束文件（XDC），大大简化工程初始化流程。然而，在某些情况下，我们可能会发现 Vivado 的界面中无法选中目标开发板，导致只能手动选择器件。那么，遇到这种情况该如何处理呢？
如何使用One Spin检查AMD Vivado Design Suite Synth的结果
本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果（以 Vivado 2024.2 为例）。
具身智能工业机器人路径规划算法成为破局关键
在工业4.0与智能制造深度融合的今天，传统路径规划算法已难以满足动态生产环境的需求。面对复杂场景下的高精度避障、实时决策与多任务协同挑战，具身智能工业机器人路径规划算法成为破局关键。作
充电桩老化负载评估：保障安全与效率的关键路径
、继电器等关键部件在高温环境下电解液挥发或触点氧化，导致容量下降、接触电阻增大。环境侵蚀则加速材料劣化：沿海地区的盐雾腐蚀金属外壳，北方冬季的低温使塑料件脆化，沙尘侵入导致散热系统堵塞。使用强度差异
发表于 03-10 16:32
AMD Vivado Design Suite IDE中的设计分析简介
本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
Vivado Design Suite用户指南:逻辑仿真
电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载
发表于 01-15 15:25
?0次下载
Xilinx_Vivado_SDK的安装教程
I Agree，然后点击 Next： 选择 Vivado HL System Edition（一般选择这个设计套件比较完整，它比 Vivado HL Design Edition 多了一个 System Generator for DSP with Mat
每次Vivado编译的结果都一样吗
很多FPGA工程师都有这种困惑，Vivado每次编译的结果都一样吗？ 在AMD官网上，有这样一个帖子： Are Vivado results repeatable for identical
多台仓储AGV协作全局路径规划算法的研究
多AGV动态路径规划需解决冲突避免，核心在整体协调最优。规划时考虑道路设计、拥堵、最短路径和交通管制，用A*算法避免重复路径和转弯，同时需交通管制防相撞。创新响应需求是关键，良好
Vivado使用小技巧
有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的dcp，直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
Vivado编辑器乱码问题
，但是在Vivado里面打开用sublime写的代码之后，经常出现中文乱码，让人很不舒服。究其原因就是一般来说第三方的编辑器是采用utf8的编码方式，而vivado的text editor不是这种方式。
Vivado 2024.1版本的新特性(2)
从综合角度看，Vivado 2024.1对SystemVerilog和VHDL-2019的一些特性开始支持。先看SystemVerilog。
工商网监
评论