0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思宣布推出专为联网和存储加速而优化的 UltraScale+ FPGA 产品系列最新成员

YCqV_FPGA_EETre ? 来源:FPGA开发圈 ? 2020-06-03 16:47 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在数据指数级增长对智能化、灵活应变的网络和数据中心解决方案提出极高要求的今天,全新 Virtex UltraScale+ VU23P FPGA 为行业提供了所需的最大吞吐量、强大的数据处理能力以及灵活性优势,使其可以适应不断演进发展的连接标准,并满足当前与未来需求。

赛灵思公司(Xilinx, Inc.,(NASDAQ: XLNX))今日宣布推出专为联网和存储加速而优化的 UltraScale+ FPGA 产品系列最新成员Virtex UltraScale+ VU23P FPGA,通过独特方式综合多种资源,实现了更高效率数据包处理和可扩展的数据带宽,致力于为联网和存储应用突破性的性能。在数据指数级增长对智能化、灵活应变的网络和数据中心解决方案提出极高要求的今天,全新 Virtex UltraScale+ VU23P FPGA 为行业提供了所需的最大吞吐量、强大的数据处理能力以及灵活性优势,使其可以适应不断演进发展的连接标准,并满足当前与未来需求。

图:Xilinx 推出专为网络和存储加速优化的全新 Virtex UltraScale+ FPGA

VU23P 具备一系列卓越特性,它在 Virtex UltraScale 产品组合中实现了最高的查找表和嵌入式存储器(块 RAM)与 DSP 片之比,能够在尺寸和功耗不变的情况下进行高吞吐量处理。它采用 35mmx35mm 小型封装,尺寸小巧却能提供超强算力,使之成为SmartNIC 等高密度服务器环境的理想选择。该器件的 58G PAM4 收发器可支持高达 200G 的 SmartNIC 和网络系统,采用最先进的 PCIe Gen 4 连接功能实现最大 I/O 带宽。借助 VU23P FPGA 加速,多种应用可以从中取得以下显著优势:

SmartNIC:通过将处理卸载到基于 FPGA 的 SmartNIC,用户能够大幅提升服务器性能、降低系统级总拥有成本( TCO ),同时实现快速的功能创新。采用 Virtex UltraScale+ VU23P FPGA 的 SmartNIC 能够根据工作负载情况实现高达 2x100G 的应用。小型封装选项则有助于灵活构建适用于高密度服务器集群的多样化解决方案。

NMVe-oF:NVMe over Fabrics,也称为 NVMe-oF 或光纤通道非易失性存储器标准,是一种在设计上使用NVMe 议通过网络架构将主机连接到存储的协议规范。Virtex UltraScale+ VU23P 能够针对多种类型的存储工作负载实现强化加速,包括数据压缩、数据解压缩、数据重复删除、排序器功能,同时提高总体存储利用率,最大限度减轻 CPU 负担。凭借小型封装和兼容 PCIe Gen 4 能力,这款新型 Virtex UltraScale+ FPGA 可提供无与伦比的单位面积性能,既实现了灵活部署,也降低了存储系统的总拥有成本。

融合接入前传:在有线通信中,使用融合接入前传网关便于通过单个接口承载所有业务且不会劣化性能。新款 VU23P FPGA 赋予不同器件不同“个性”,可以针对网络基础设施中的每个部署进行选择,它支持多种类型的标准,包括以太网前传、OTN前传和PON前传。此外,集成型 PCIe Gen 4 IP 也为虚拟化现有无线电的基带处理提供了途径。

作为一款突破性器件,VU23P FPGA 将助力新一代联网和存储系统设计人员在竞争中迅速占领先机。如需了解更多信息,请访问:china.xilinx.com/vu23p

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1646

    文章

    22097

    浏览量

    620717
  • 赛灵思
    +关注

    关注

    33

    文章

    1797

    浏览量

    132583

原文标题:赛灵思又一新款 16nm FPGA 面世, 专为速度而生!

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    璞致电子 UltraScale+ RFSoC 架构下的软件无线电旗舰开发平台

    璞致电子 PZ-ZU49DR-KFB 开发板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 异构架构" 为
    的头像 发表于 08-06 10:08 ?192次阅读
    璞致电子 <b class='flag-5'>UltraScale+</b> RFSoC 架构下的软件无线电旗舰开发平台

    AMD FPGA异步模式与同步模式的对比

    本文讲述了AMD UltraScale /UltraScale+ FPGA 原生模式下,异步模式与同步模式的对比及其对时钟设置的影响。
    的头像 发表于 07-07 13:47 ?1064次阅读

    AMD Spartan UltraScale+ FPGA 开始量产出货

    高 I/O、低功耗及先进的安全功能,适用于成本敏感型边缘应用 AMD 很高兴宣布,Spartan UltraScale+ 成本优化系列的首批器件现已投入量产! 三款最小型的器件——S
    的头像 发表于 06-18 10:32 ?1379次阅读
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b> 开始量产出货

    Xilinx Ultrascale系列FPGA的时钟资源与架构解析

    Ultrascale开发的支持包含步进功能的增强型FPGA架构,相比7系列的28nm工艺
    的头像 发表于 04-24 11:29 ?1231次阅读
    Xilinx <b class='flag-5'>Ultrascale</b><b class='flag-5'>系列</b><b class='flag-5'>FPGA</b>的时钟资源与架构解析

    低温失效的原因,有没有别的方法或者一些见解?

    低温失效的原因,有没有别的方法或者一些见解。就是芯片工作温度在100°--40°区间,然后呢我们到了0°以下就不工作了,然后在低温的情况下监测了电流和电压都正常,频率也都正常,频率不是F
    发表于 12-30 16:28

    Zynq UltraScale+ MPSoC数据手册

    电子发烧友网站提供《Zynq UltraScale+ MPSoC数据手册.pdf》资料免费下载
    发表于 12-30 14:37 ?2次下载

    ALINX 发布 AXVU13P:AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 综合开发平台

    ALINX 正式发布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 综合开发平台?AXVU13P! 这款搭载 AMD 16nm 工艺 XCVU13P 芯片的高性能
    的头像 发表于 12-20 16:46 ?911次阅读
    ALINX 发布 AXVU13P:AMD Virtex <b class='flag-5'>UltraScale+</b> 高端 <b class='flag-5'>FPGA</b> PCle 3.0 综合开发平台

    FPGA产品的主要特点

    近年来,全球半导体供应链屡受挑战,芯片短缺问题一度对行业产生深远影响。易通过优化供应链管理、强化产能规划,确保客户的FPGA需求得到及时满足。面向工业控制、机器视觉、医疗影像、消费
    的头像 发表于 12-04 14:20 ?1673次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b><b class='flag-5'>产品</b>的主要特点

    时序约束一主时钟与生成时钟

    一、主时钟create_clock 1.1 定义 主时钟是来自FPGA芯片外部的时钟,通过时钟输入端口或高速收发器GT的输出引脚进入FPGA内部。对于
    的头像 发表于 11-29 11:03 ?1552次阅读
    时序约束一主时钟与生成时钟

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 评估套件

    架构的 Mali-400 MP2 图形处理单元。该套件的 ZCU102 板支持所有主要外设和接口,支持许多应用的开发。 特征 针对使用 Zynq Ultrascale+ MPSoC 的快速应用原型设计进行了优化 DDR4 SODIMM – 4GB 64 位,带 ECC 连
    的头像 发表于 11-20 15:32 ?1771次阅读
    AMD/Xilinx Zynq? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 评估套件

    2.34纳秒超低时延,满足金融市场高频交易,AMD发布新一代金融加速

    是降低成本和获得利润的关键所在。 ? 近日,AMD推出Alveo UL3422 加速卡,它是由 AMD Virtex UltraScale+ FPGA 提供支持,其采用新颖的收发器架构
    的头像 发表于 11-11 01:13 ?2474次阅读
    2.34纳秒超低时延,满足金融市场高频交易,AMD发布新一代金融<b class='flag-5'>加速</b>卡

    德州仪器推出全新可编程逻辑产品系列

    德州仪器(TI)近日宣布推出其最新的可编程逻辑器件(PLD)系列,为工程师们带来了从概念到原型设计的全新解决方案。这一创新产品系列基于TI出色的逻辑
    的头像 发表于 10-28 17:38 ?899次阅读

    AMD推出新款纤薄尺寸电子交易加速

    AMD(超威,纳斯达克股票代码:AMD)今日宣布推出 AMD Alveo UL3422 加速卡 ,这是其创纪录的加速系列1的最新
    的头像 发表于 10-16 09:14 ?878次阅读

    AMD发布超小车规级FPGA,赋能ADAS与数字座舱

    AMD在汽车电子领域再次展现其创新实力,正式推出了AMD汽车车规级(XA)系列的最新力作——Artix? UltraScale+? XA AU7P FPGA。这款
    的头像 发表于 09-24 15:39 ?1063次阅读

    AMD 面向 ADAS 和数字座舱推出尺寸更小、成本优化的车规级 FPGA 系列

    ,预计到 2029 年将达到 27 亿美元。 ? 为了满足这些市场需求,AMD 推出了 AMD 汽车车规级( XA )系列的最新成员:Artix? UltraScale+? XA AU
    发表于 09-20 18:12 ?546次阅读