企业号介绍

全部
  • 全部
  • 产品
  • 方案
  • 文章
  • 资料
  • 企业

深圳市金和信科技有限公司

主营品牌,TI,AD,ST,ON,NXP ,Maxim,Xilinx,Altera

151 内容数 4.5w 浏览量 19 粉丝

LFE5U-25F-7BG256I,LATTICE(莱迪思),FPGA器件

型号: LFE5U-25F-7BG256I,

--- 产品参数 ---

  • 型号 LFE5U-25F-7BG256I
  • 品牌 LATTICE(莱迪思)
  • 封装 BGA-256
  • 年份 25+
  • 应用 FPGA器件

--- 产品详情 ---

LFE5U-25F-7BG256I,LATTICE(莱迪思),FPGA器件

 

LFE5U-25F-7BG256I,LATTICE(莱迪思),危芯练戏:依叭溜溜寺山寺依武叭武

ECP5?/EP5-5G?系列FPGA器件经过优化,可在经济的FPGA结构中提供高性能功能,如增强型DSP架构、高速SerDes(串行器/解串器)和高速源同步接口。这种组合是通过设备架构的进步和40nm技术的使用实现的,使设备适用于高容量、高速和低成本的应用。

ECP5/ECP5-5G设备系列可提供多达84k个逻辑元件的查找表(LUT)容量,并支持多达365个用户I/O。ECP5/ECP-5G设备系列还提供多达156个18×18乘法器和广泛的并行I/O标准。

ECP5/ECP5-5G FPGA结构优化了高性能,同时考虑到了低功耗和低成本。ECP5/ECP5-5G设备利用可重新配置的SRAM逻辑技术,并提供流行的构建块,如基于LUT的逻辑、分布式和嵌入式存储器、锁相环(PLL)、延迟锁定环(DLL)、预先设计的源同步I/O支持、增强的sysDSP片和高级配置支持,包括加密和双引导功能。

ECP5/ECP5-5G设备系列中实现的预设计源同步逻辑支持广泛的接口标准,包括DDR2/3、LPDDR2/3、XGMII和7:1 LVDS。

ECP5/ECP5-5G设备系列还具有具有专用物理编码子层(PCS)功能的高速SerDes。高抖动容限和低传输抖动使SerDes加PCS块能够配置为支持一系列流行的数据协议,包括PCI Express?、以太网(XAUI、GbE和SGMII)和CPRI。具有前光标和后光标的传输去加重以及接收均衡设置使SerDes适合在各种形式的介质上进行传输和接收。

ECP5/ECP5-5G设备还提供灵活、可靠和安全的配置选项,如双引导功能、比特流加密和TransFR现场升级功能。

与ECP5UM设备相比,ECP5-5G系列设备在SerDes中进行了一些增强。这些增强功能将SerDes的性能提高到最高5 Gb/s的数据速率。

ECP5-5G系列设备与ECP5UM设备引脚对引脚兼容。这为用户提供了从ECP5UM到ECP5-5G设备的端口设计迁移路径,以获得更高的性能。

Lattice Diamond?设计软件允许使用ECP5/ECP5-5G FPGA系列高效实现大型复杂设计。ECP5/ECP5-5G设备的综合库支持可用于流行的逻辑综合工具。Diamond工具使用合成工具输出及其楼层规划工具的约束条件,将设计放置在ECP5/ECP5-5G设备中并进行布线。这些工具从布线中提取时序,并将其反向注释到设计中,以进行时序验证。

莱迪思为ECP5/ECP5-5G系列提供了许多预制IP(知识产权)模块。通过使用这些可配置的软核IP作为标准块,设计师可以自由地专注于其设计的独特方面,从而提高他们的生产力。

1.1. 特征

?更高的逻辑密度可提高系统集成度

?12k至84k LUT

?197到365个用户可编程I/O

?嵌入式SerDes

?270 Mb/s,最高3.2 Gb/s,SerDes接口(ECP5)

?270 Mb/s,最高5.0 Gb/s,SerDes接口(ECP5-5G)

?支持RDR(1.62 Gb/s)和HDR中的eDP

(2.7 Gb/s)

?每个设备最多四个通道:PCI Express、以太网(1GbE、SGMII、XAUI)和CPRI

?sysDSP?

?完全级联的切片架构

?12到160个切片实现高性能乘法和累加

?强大的54位ALU操作

?时分复用MAC共享

?舍入和截断

?每个切片支持

?一半36×36,两个18×18或四个9×9乘法器

?高级18×36 MAC和18×18乘法-乘法-累加(MMAC)操作

?灵活的内存资源

?高达3.744 Mb sysMEM?嵌入式块RAM(EBR)

?194k至669k位分布式RAM

?sysCLOCK模拟PLL和DLL

?LFE5-45和LFE5-85中的四个DLL和四个PLL;LFE5-25和LFE5-12中的两个DLL和两个PLL

?预先设计的源同步I/O

?I/O单元中的DDR寄存器

?专用读/写调平功能

?专用传动逻辑

?源同步标准支持

?ADC/DAC,7:1 LVDS,XGMII

?高速ADC/DAC设备

?专用DDR2/DDR3和LPDDR2/LPDDR3内存支持DQS逻辑,数据速率高达800 Mb/s

?可编程sysI/O?缓冲器支持广泛的接口

?片上终端

?LVTTL和LVCMOS 33/25/18/15/12

?SSTL 18/15 I,II

?HSUL12

?LVDS、总线LVDS、LVPECL、RSDS、MLVDS

?subLVDS和SLVS,SoftIP MIPI D-PHY接收机/发射机接口

?灵活的设备配置

?用于配置I/O的共享库

?SPI引导闪存接口

?支持双启动映像

?从SPI

?用于简单字段更新的TransFR?I/O

?单一事件中断(SEU)缓解支持

?软错误检测-嵌入式硬宏

?软纠错-不停止用户操作

?软错误注入–模拟SEU事件以调试系统错误处理

?系统级支持

?符合IEEE 1149.1和IEEE 1532

?Reveal Logic Analyzer

?用于初始化和一般用途的片上振荡器

?ECP5的V核心电源,ECP5UM5G的1.2 V核心电源

 

 

 

 

为你推荐