LFE5U-45F-6BG554C ，LATTICE(莱迪思)，FPGA器件
2025-06-26 10:23
1. 总体描述
ECP5?/ECP5-5G? 系列 FPGA 器件经过优化，能够在经济型 FPGA 结构中提供高性能特性，例如增强型 DSP 架构、高速 SERDES（串行器/解串器）以及高速源同步接口。通过在器件架构方面的进步以及采用 40 纳米技术，实现了这一组合，使这些器件适用于高产量、高速度和低成本的应用。
ECP5/ECP5-5G 器件系列的查找表（LUT）容量可达 84K 逻辑单元，并支持多达 365 个用户 I/O。ECP5/ECP5-5G 器件系列还提供多达 156 个 18×18 乘法器以及广泛的并行 I/O 标准。
ECP5/ECP5-5G FPGA 结构在优化高性能的同时，兼顾了低功耗和低成本。这ECP5/ECP5-5G 器件采用可重构 SRAM 逻辑技术，并提供诸如基于查找表的逻辑、分布式和嵌入式存储器、锁相环（PLL）、延迟锁相环（DLL）、预设计的源同步 I/O 支持、增强型 sysDSP 切片以及高级配置支持（包括加密和双启动功能）等流行构建模块。
ECP5/ECP5-5G 器件系列中实现的预设计源同步逻辑支持广泛的接口标准，包括 DDR2/3、LPDDR2/3、XGMII 和 7:1 LVDS。ECP5/ECP5-5G 器件系列还具有高速 SERDES，带有专用物理编码子层（PCS）功能。高抖动容限和低传输抖动使 SERDES 加上 PCS 块能够配置为支持一系列流行的数据协议，包括 PCI Express、以太网（XAUI、GbE 和 SGMII）和 CPRI。带有前游和后游的传输去加重以及接收均衡设置使 SERDES 适合在各种形式的介质上进行传输和接收。
ECP5/ECP5-5G 器件还提供灵活、可靠和安全的配置选项，例如双启动能力、位流加密和TransFR 字段升级特性。
ECP5-5G 系列设备在 SERDES 方面相较于 ECP5UM 设备有所增强。这些
增强功能将 SERDES 的性能提升至高达 5 Gb/s 的数据速率。ECP5-5G 系列器件与 ECP5UM 器件引脚对引脚兼容。这为您从 ECP5UM 迁移到 ECP5-5G 器件以获得更高性能提供了迁移路径。Lattice Diamond? 设计软件允许使用 ECP5/ECP5-5G FPGA 系列高效实现大型复杂设计。ECP5/ECP5-5G 器件的综合库支持适用于流行的逻辑综合工具。Diamond 工具使用综合工具的输出以及其布局规划工具的约束条件，在 ECP5/ECP5-5G 器件中对设计进行布局布线。这些工具从布线中提取时序，并将其反注回到设计中以进行时序验证。Lattice 为 ECP5/ECP5-5G 系列提供了许多预先设计好的 IP（知识产权）模块。通过使用这些可配置的软核 IP 作为标准化模块，设计人员可以专注于设计的独特方面，从而提高其生产力。
1.1. 特点
? 更高的逻辑密度以实现更高的系统集成度
? 12K 至 84K 查找表（LUT）
? 197 至 365 个用户可编程输入/输出
? 嵌入式串行器/解串器（SERDES）
? 270 Mb/s 至 3.2 Gb/s 的 SERDES 接口（ECP5）
? 270 Mb/s 至 5.0 Gb/s 的 SERDES 接口（ECP5-5G）
? 支持 eDP 的 RDR（1.62 Gb/s）和 HDR（2.7 Gb/s）
? 每个器件最多四个通道：PCI Express、以太网（1GbE、SGMII、XAUI）和 CPRI
? sysDSP?
? 完全级联的切片架构
? 12 至 160 个切片用于高性能乘法和累加
? 强大的 54 位算术逻辑单元（ALU）操作
? 时分复用 MAC 共享
? 四舍五入和截断
? 每个切片支持
? 半个 36×36、两个 18×18 或四个 9×9 乘法器
? 高级 18×36 MAC 和 18×18 乘法-乘法-累加（MMAC）操作
? 灵活的内存资源
? 最多 3.744 Mb 的 sysMEM? 嵌入式块 RAM（EBR）
? 194K 至 669K 位分布式 RAM
? sysCLOCK 模拟锁相环（PLL）和延迟锁相环（DLL）
? LFE5-45 和 LFE5-85 中有四个 DLL 和四个 PLL；LFE5-25 和 LFE5-12 中有两个 DLL 和两个 PLL
? 预设计的源同步 I/O
? I/O 单元中的 DDR 寄存器
? 专用的读/写对齐功能
? 专用的齿轮逻辑
? 支持源同步标准
? ADC/DAC、7：1 LVDS、XGMII? 高速 ADC/DAC 设备
? 专用 DDR2/DDR3 和 LPDDR2/LPDDR3 内存支持，带 DQS 逻辑，数据速率达 800 Mb/s
? 可编程 sysI/O? 缓冲器支持多种接口
? 片上终端
? LVTTL 和 LVCMOS 33/25/18/15/12
? SSTL 18/15 I、II
? HSUL12
? LVDS、Bus-LVDS、LVPECL、RSDS、MLVDS
? 子 LVDS 和 SLVS、SoftIP MIPI D-PHY 接收器/发送器接口
? 灵活的设备配置
? 配置 I/O 共享存储体
? SPI 引导闪存接口
? 支持双引导映像
? 从 SPI
? TransFR? I/O 用于简单的现场更新
? 单粒子翻转（SEU）缓解支持
? 软错误检测 - 嵌入式硬宏
? 软错误校正 - 不中断用户操作
? 软错误注入 - 模拟 SEU 事件以调试系统错误处理
? 系统级支持
? 符合 IEEE 1149.1 和 IEEE 1532 标准
? Reveal 逻辑分析仪
? 片上振荡器用于初始化和一般用途
? ECP5 的 V 核心电源，ECP5UM5G 的 1.2 V 核心电源
