?LMK04832-SP 文档总结-电子发烧友网

LMK04832-SP 是一款高性能时钟调节器，支持 JEDEC JESD204B，适用于太空应用。

PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或其他逻辑器件。SYSREF 可以使用直流和交流耦合提供。不仅限于JESD204B应用，14 个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。

LMK04832-SP 可配置为在双 PLL、单 PLL 或时钟分配模式下运行，无论是否具有 SYSREF 生成或重新时钟。PLL2 可以与内部或外部 VCO 一起工作。
*附件：lmk04832-sp.pdf

高性能与在功耗和性能之间权衡的能力、双 VCO、动态数字延迟和保持等功能相结合，使 LMK04832-SP 能够提供灵活的高性能时钟树。

LMK04832-SP 采用 10.9 mm × 10.9 mm 64 引脚 CFP 封装。

特性

贴片 #5962R1723701VXC
- 总电离剂量 100 krad（不含 ELDRS）
- SEL 免疫 >120 MeV × cm ^2^ /毫克
- SEFI 免疫 >120 MeV × cm ^2^ /毫克
最大时钟输出频率：3255 MHz
多模：双 PLL、单 PLL 和时钟分配
6 GHz 外部 VCO 或分配输入
超低噪声，2500 MHz：
- 54 fs RMS 抖动（12 kHz 至 20 MHz）
- 64 fs RMS 抖动（100 Hz 至 20 MHz）
- –157.6 dBc/Hz 本底噪声
超低噪声，3200 MHz：
- 61 fs RMS 抖动（12 kHz 至 20 MHz）
- 67 fs RMS 抖动（100 Hz 至 100 MHz）
- –156.5 dBc/Hz 本底噪声
PLL2
- PLL FOM 为 –230 dBc/Hz
- PLL 1/f 为 –128 dBc/Hz
- 相位检测器速率高达 320 MHz
- 两个集成VCO：2440至2600 MHz和2945至3255 MHz
多达 14 个差分器件时钟
- CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
多达 1 个缓冲 VCXO/XO 输出
- LVPECL、LVDS、2xLVCMOS 可编程
1-1023 CLKout分频器
1-8191 SYSREF 分频器
SYSREF时钟的25 ps步进模拟延迟
器件时钟和SYSREF的数字延迟和动态数字延迟
PLL1 的保持模式
PLL1 或 PLL2 的 0 延迟
环境温度范围：–55 °C 至 125 °C

参数

方框图

?1. 产品概述?
LMK04832-SP 是一款航天级超低噪声 JESD204B 双环路时钟抖动消除器，适用于高可靠性空间应用（如通信载荷、雷达成像等）。关键特性包括：

?2. 核心功能?

?双 PLL 架构?：
- ?PLL1?：外部 VCXO 参考，窄带宽（10–200 Hz）用于低频噪声清理。
- ?PLL2?：内部双 VCO（2440–2600 MHz 和 2945–3255 MHz），宽带宽（50–200 kHz）优化高频性能。
?JESD204B 支持?：可配置 7 对设备时钟/SYSREF 输出，支持确定性延迟和同步。
?0 延迟模式?：嵌套或级联架构确保输入/输出时钟相位对齐。
?冗余输入与保持模式?：支持 3 路参考时钟输入切换，在参考丢失时保持频率稳定（±0.71 ppm 典型精度）。

?3. 关键参数?