0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

兆松科技ZCC-FuSa编译器全面支持晶心科技车规级RISC-V处理器IP核

AndesTech ? 来源:AndesTech ? 2025-08-27 16:50 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

2025 年 8 月 26 日,兆松科技宣布其车规编译器 ZCC-FuSa 全面支持 Andes 晶心科技各系列车规级的 AndesCore RISC-V CPU IP (D23-SE、N25F-SE、D25F-SE、D45-SE)。双方将携手合作,发挥各自优势,为智能汽车市场提供高性能且安全可靠的“CPU IP + 编译工具链”协同方案,共同助力 RISC-V 在汽车应用领域的生态构建。

兆松科技功能安全编译器 ZCC-FuSa

ZCC-FuSa 是兆松科技推出的高性能 C/C++ 编译器的功能安全版。ZCC-FuSa 获得经德国 DAkkS 认可的 ISO 26262:2018 功能安全产品认证,并且适用于所有汽车安全完整性等级(ASIL)。通过 ISO 26262 认证的软件工具,不仅能够帮助企业降低系统开发过程中的风险,高效地开发符合安全标准的软件,更有助于减少功能安全验证工作量,缩短开发周期,助力产品加速上市。

高性能:延续 ZCC 编译器一贯的卓越性能表现。

安全性保障:严格遵循 ISO 26262:2018 标准,全面覆盖 ASIL A 至 ASIL D 各级别安全需求。

加速认证流程:提供开箱即用的功能安全服务包,减少额外的功能安全验证工作,助力产品快速通过安全审核。

全面支持服务:配备安全技术支持团队,帮助开发人员快速上手,缩短产品上市周期。

晶心科技车规级 RISC-V 处理器 IP 核

晶心科技面向汽车电子领域推出了多款单核 / 多核 CPU 解决方案,兼具高性能、低功耗与灵活配置等多样化选择,并且已通过 ISO 26262 功能安全标准认证,为打造安全可靠、性能卓越的汽车芯片提供理想 IP 核。

f5847916-8240-11f0-a18e-92fbcf53809c.png

兆松科技的功能安全工具链 ZCC-FuSa 目前已适配晶心科技所有车规级 RISC-V 处理器内核,并且在不同系列的车规处理器内核上均能实现一定程度的性能提升。相较于开源 GNU GCC 14.2.0 工具链,ZCC-FuSa-4.0.0 在 CoreMark 测试中平均可以实现29%的性能提升,以及29%的代码密度优化。Dhrystone (ground rules) 测试中, ZCC-FuSa-4.0.0 平均可以实现53%的性能提升,以及45%的代码密度优化。

f59f2f5e-8240-11f0-a18e-92fbcf53809c.png

f5b0525c-8240-11f0-a18e-92fbcf53809c.png

f5c2fb78-8240-11f0-a18e-92fbcf53809c.png

f5d6239c-8240-11f0-a18e-92fbcf53809c.png

晶心科技 CTO 苏泓萌表示:“我们对 ZCC-FuSa 编译程序在 Andes RISC-V 安全核心上的效能优化印象深刻。ZCC-FuSa 所带来的指令调度与编译程序优化的技术,有效提升了 CPU 在嵌入式与车用软件的执行效能与安全效益。”

兆松科技 CTO 伍华林表示 :“ZCC-FuSa 完整支持 Andes RISC?V 核心架构及 Andes 自定义指令集,且在性能、代码密度和安全性上取得领先优势。未来我们将与 Andes 深化合作,打造功能安全软硬协同优化解决方案。”

Andes 晶心科技的车规级 RISC-V 处理器核心与兆松科技的高性能 RISC-V 工具链强强联合,打造出兼具安全可靠与高性能的车规级 “CPU IP + 编译工具链” 软硬协同组合,为汽车芯片厂商提供了具有市场竞争力的解决方案新选择,加速 RISC-V 汽车应用的落地与上市。

如果想进一步了解 Andes 车规级 RISC-V 处理器 IP 核与兆松功能安全编译器 ZCC-FuSa 的协同解决方案,欢迎参加晶心科技年度盛会 Andes RISC-V CON 北京站。

Andes RISC-V CON Beijing

2025 Andes RISC-V CON 于 8 月27 日在北京丽亭华苑酒店举办,会议将带来 Andes 晶心科技的最新技术成果,兆松科技 CTO 伍华林将作为合作伙伴出席生态圆桌论坛

快来与生态伙伴同探讨 RISC-V 在 AI、车用、资安与嵌入式领域的前沿应用吧!

Andes 晶心科技股份有限公司于2005年成立于新竹科学园区,2017 年于台湾证交所上市 (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099)。Andes 晶心是RISC-V 国际协会的创始首席会员,也是第一家推出商用 RISC-V 向量处理器的主流 CPU 供货商。为满足当今电子设备的严格要求, Andes 晶心提供可配置性高的 32/64 位高效能 CPU 核,包含 DSP、FPU、Vector、超纯量 (Superscalar)、乱序执行 (Out-of-Order)、多核及车用系列,可应用于各式SoC与应用场景。Andes 晶心提供功能齐全的整合开发环境和全面的软/硬件解决方案,可帮助客户在短时间内创新其 SoC 设计。截至 2024 年底,Andes-Embedded SoC 累计出货量已超过 170 亿颗。

兆松科技成立于 2019 年底,是国内领先的 RISC-V 及 AI 基础软件平台公司。基于先进编译技术、建模仿真算法优化以及形式化方法等核心能力,公司主要提供 RISC-V 软件开发工具、SoC 架构探索工具、AI 模型部署工具以及车规安全检测工具等产品及相关解决方案,满足 MCU人工智能、数据中心、汽车电子等多领域的开发需求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11130

    浏览量

    218640
  • 编译器
    +关注

    关注

    1

    文章

    1664

    浏览量

    50526
  • RISC-V
    +关注

    关注

    46

    文章

    2650

    浏览量

    49400
  • andes
    +关注

    关注

    0

    文章

    21

    浏览量

    243

原文标题:兆松 ZCC-FuSa 工具链全面适配 Andes 晶心车规级 RISC-V CPU IP,共筑汽车安全新生态

文章出处:【微信号:AndesTech,微信公众号:AndesTech】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Andes科技推出AndeSight IDE v5.4

    高效能、低功耗 RISC-V 处理器 IP 领导厂商Andes科技(Andes Technology)今日正式发布AndeSight I
    的头像 发表于 08-27 16:48 ?325次阅读

    Andes科技推出AndesCore 46系列处理器家族

    Andes科技,作为高效能、低功耗32/64位RISC-V处理器的领导供货商及RISC-V
    的头像 发表于 08-13 14:02 ?844次阅读

    RT-Thread BSP全面支持玄铁全系列RISC-V 处理器 | 技术集结

    RT-ThreadBSP全面支持玄铁全系列RISC-V处理器。玄铁系列RISC-V处理器由阿里达
    的头像 发表于 07-03 18:03 ?1905次阅读
    RT-Thread BSP<b class='flag-5'>全面</b><b class='flag-5'>支持</b>玄铁全系列<b class='flag-5'>RISC-V</b> <b class='flag-5'>处理器</b> | 技术集结

    松科技发布高性能RISC-V编译器ZCC 4.0.0版本

    近日,松科技(武汉)有限公司(以下简称“松科技”)宣布正式发布高性能 RISC-V 编译器
    的头像 发表于 06-27 14:48 ?1620次阅读
    <b class='flag-5'>兆</b><b class='flag-5'>松科</b>技发布高性能<b class='flag-5'>RISC-V</b><b class='flag-5'>编译器</b><b class='flag-5'>ZCC</b> 4.0.0版本

    松科ZCC编译器全面支持芯来科技NA系列处理器

    近日,松科技(武汉)有限公司(以下简称“松科技”)宣布正式发布高性能RISC-V编译器
    的头像 发表于 06-11 09:56 ?864次阅读

    RISC-V架构下的编译器自动向量化

    高性能算力生态的建设,正投入编译器自动向量化优化等多项关键技术,全面助力RISC-V的高性能发展。RISC-V向量设计SpacemiT在现代CPU中,向量
    的头像 发表于 06-06 16:59 ?566次阅读
    <b class='flag-5'>RISC-V</b>架构下的<b class='flag-5'>编译器</b>自动向量化

    先楫 x 松:打造国产高性能 RISC-V MCU生态里程碑

    2025年06月06日,松科技(武汉)有限公司(以下简称“松科技”)宣布正式发布高性能RISC-V
    的头像 发表于 06-06 15:53 ?1295次阅读
    先楫 x <b class='flag-5'>兆</b>松:打造国产高性能 <b class='flag-5'>RISC-V</b> MCU生态里程碑

    思尔芯携手Andes科技,加速先进RISC-V 芯片开发

    RISC-V生态快速发展和应用场景不断拓展的背景下,芯片设计正面临前所未有的复杂度挑战。近日,RISC-V处理器领先厂商Andes
    的头像 发表于 06-05 09:45 ?661次阅读
    思尔芯携手Andes<b class='flag-5'>晶</b><b class='flag-5'>心</b>科技,加速先进<b class='flag-5'>RISC-V</b> 芯片开发

    Andes科技携手proteanTecs,为RISC-V内核带来性能和可靠性监测

    2025年4月1日 — RISC-V处理器的领先供货商Andes科技 (Andes Technology Corporation) (
    的头像 发表于 04-01 10:44 ?788次阅读

    Andes科技发布AndesCore? AX66处理器IP

    近日,Andes科技(Andes Technology)正式推出AndesCore? AX66乱序超纯量多核处理器IP,该处理器
    的头像 发表于 01-23 15:23 ?1458次阅读

    Andes科技推出AndesCore AX66乱序超纯量多核处理器IP

    Andes科技(Andes Technology)作为高效能、低功耗、32/64位RISC-V处理器的领先供货商及
    的头像 发表于 01-23 11:05 ?1128次阅读

    Andes科技推出D45-SE RISC-V处理器

    Andes科技(TWSE:6533; SIN US03420C2089; ISIN:US03420C1099)是全球高效能、低功耗 32/64 位 RISC-V 处理器的领导厂商,
    的头像 发表于 12-26 10:54 ?1104次阅读

    HighTec C/C++编译器套件全面支持芯来RISC-V IP

    德国萨尔布吕肯,2024年12月5日——世界领先的汽车C/C++编译器解决方案提供商HighTec EDV Systeme GmbH宣布全面支持芯来科技的RISC-V
    的头像 发表于 12-23 09:04 ?1486次阅读
    HighTec C/C++<b class='flag-5'>编译器</b>套件<b class='flag-5'>全面</b><b class='flag-5'>支持</b>芯来<b class='flag-5'>RISC-V</b> <b class='flag-5'>IP</b>

    HighTec C/C++编译器支持Andes科技RISC-V IP

    汽车编译器解决方案领先供货商HighTec EDV-Systeme GmbH宣布其针对汽车市场的高度优化C/C++编译器支持Andes
    的头像 发表于 12-12 16:26 ?1267次阅读

    Rivos全新产品采用Andes科技NX45 RISC-V处理器

    专注于加速数据分析和生成式AI工作负载的RISC-V主要会员公司Rivos与32/64位RISC-V处理器内核的领先供货商、RISC-V创始会员Andes
    的头像 发表于 12-04 10:37 ?851次阅读