AD8368 800MHz, 线性dB VGA内置AGC检测器技术手册

概述
AD8368是一款内置模拟线性dB增益控制功能的可变增益放大器(VGA)，可以在低频至800 MHz频率范围内工作。由于采用ADI公司的X-AMP?架构，这种创新技术可实现高性能可变增益控制，因此该器件具有出色的增益范围、一致性和平坦度。
数据表：*附件：AD8368 800MHz, 线性dB VGA内置AGC检测器技术手册.pdf

?12 dB至+22 dB增益范围可以按照37.5 dB/V精确调整，一致性误差极小。AD8368的3 dB带宽标称值为800 MHz，其与增益设置无关。在140 MHz、最大增益时，OIP3为33 dBm。输出本底噪声为?143 dBm/Hz，最大增益时的相应噪声系数为9.5 dB。单端输入和输出阻抗标称值为50 Ω。

通过将引脚MODE拉至正电源电压或地电压，AD8368的增益可分别设定为增益控制电压的增函数或减函数。当引脚MODE被拉至高电平时，AD8368将作为增益增加的典型VGA工作。

通过将引脚MODE接地并使用片上均方根检测器，AD8368可以配置为具有RSSI的完整自动增益控制(AGC)系统。输出功率与内部默认设置电平63 mV 均方根值（?11 dBm以50 Ω为基准）精确一致，与波形的波峰因素无关。由于在DETI上可以获得非专用检测器输入，因此在最大34 dB输入功率范围内，AGC环路可以决定AD8368输出或信号链任何点的电平。此外，将输出信号作用于检测器之前，通过减小输出信号可以提高设置电平。

AD8368采用4.5 V至5.5 V电源供电，功耗为60 mA。将引脚ENBL接地即可进入完全省电状态，此时功耗小于3 mA。AD8368采用ADI公司的专有SiGe SOI互补双极性IC工艺制造，提供24引脚LFCSP封装，工作温度范围为?40°C至+85°C工业温度范围。应用电路板也可提供。

应用

• 完整中频AGC放大器
• 增益调整和校平
• 蜂窝基站
• 点对点无线电链路
• RF仪器仪表

特性

• 模拟可变增益范围：-12 dB至+22 dB
• 线性dB调整比例：37.5 dB/V
• 3 dB带宽：800 MHz (V ^GAIN^ = 0.5 V)
• 集成均方根检测器
• P1dB：16 dBm (140 MHz)
• 输出IP3：33 dBm (140 MHz)
• 最大增益时的噪声系数：9.5 dB (140 MHz)
• 输入和输出阻抗：50 Ω
• 单电源供电：4.5 V至5.5 V
• 符合RoHS标准，24引脚LFCSP封装

框图

引脚配置描述

典型性能特征

电路说明

AD8368是一款单端可变增益放大器（VGA），带宽为800MHz，增益范围为 - 12dB至+22dB，增益跨度为34dB。它集成了一个输出失调检测器，可用于在VGA周围形成紧密的自动增益控制（AGC）环路。利用亚德诺半导体（Analog Devices）的专利X - AMP架构，AD8368可实现出色的dB线性增益控制，以及卓越的输入三阶交调截点（IIP3）和噪声系数（NF）。该器件还具有50Ω的输入和输出阻抗，便于使用。

主信号路径如图30所示，包括一个可变输入衰减器，其后是固定增益放大器和输出缓冲器。这种架构能够在增益设置变化时，保持恒定的三阶交调截点（OIP3）和输出噪声本底。因此，OIP3和输入三阶交调截点（IIP3）每降低1dB增益会增加1dB，从而使该器件在不同增益设置下具有恒定的动态范围。

输入衰减器和插值器

输入衰减器由一个18段电阻梯形网络构成，每级提供2dB的衰减。电阻梯形网络在提供精确50Ω输入阻抗的同时，还能作为线性插值器。可变跨导器用于从梯形网络的适当抽头点选择衰减后的信号，并将该信号馈送到固定增益放大器。为实现连续的增益控制功能，增益插值器会对可变抽头点的增益进行加权求和，这些抽头点通过精心控制可变增益级来实现。

固定增益级和输出缓冲器

可变抽头点的加权和被馈入固定增益级，该级驱动输出缓冲器。电阻性输入衰减器对输出缓冲器的贡献极小，因为它作为无源端接，动态范围主要由固定增益放大器的噪声和失真决定。这种架构解释了为何该器件在增益设置变化时，能保持恒定的OIP3和输出噪声本底，以及相应的输入三阶交调截点（IIP3）和噪声系数（NF），且增益每降低1dB，IIP3仅增加可忽略不计的50Ω。输出缓冲器具有6dB的增益，并提供宽带单端输出。

输出失调校正

输入引脚INPT的直流电平由内部基准电压驱动至V/2。可使用外部去耦电容CDEC来获得此基准电压。输出引脚OUTP的直流电平通过失调校正环路调节至相同的中间电源基准电压，该环路独立于增益设置、温度和工艺。此低通响应会在信号路径中产生一个高通转角频率，可通过选择CDEC和CINPL来设置该频率。

输入和输出耦合电容的选择应使其在感兴趣的频率下，相对于50Ω呈现低阻抗，以免影响高通转角频率。在这种情况下，高通转角频率可由CINPL或CDEC决定，它们在失调校正反馈路径中相互独立。这些极点中较高的那个决定高通转角频率，计算公式如下：

其中CINPL和CDEC的单位为nF。

使用此方法设置高通频率时，另一个电容的极点应至少比所需频率低30倍。此外，请注意CDEC代表DECL引脚上的总去耦电容。

输入和输出阻抗

AD8368提供单端宽带50Ω输入和输出阻抗。在不同增益设置下，其与50Ω的匹配度极佳。输入和输出引脚必须与外部大去耦电容交流耦合，以防止直流电平使耦合电容饱和，确保其在输入和输出缓冲器处相对于50Ω呈现可忽略不计的阻抗。