0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于一种低信噪比下8PSK的快速载波同步及FPGA实现

电子工程师 ? 来源:微型机与应用 ? 作者:喻 娜,赵建宏,折 ? 2021-04-02 13:48 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

摘 要: 传统的8PSK频偏估计方法通常需要上百个符号完成,其优点在于能够实现较大的载波频偏补偿,但是同步时间较长,不适用于短时突发通信条件下的快速载波频偏估计。特别是在低信噪比下,更是很难达到快速锁定的目的。基于在低信噪比条件下,数据包长度有限的短时突发通信,提出了一种8PSK快速载波同步的方法,并在FPGA上得到实现。经验证,该方法实现简洁有效,硬件开销小,同步时间短。

0 引言

8PSK在卫星通信、数据链电台等领域有广泛应用。而未预差分编码的8PSK只适合相干解调,接收机通常需要对发送载波的初始相位以及收发端之间的载波频偏进行估计,然后通过跟踪环路将残余频偏补偿回去,从而达到正确解调的目的。传统方法的初相和频偏估计以及跟踪过程往往通过上百个符号完成,其优点在于能够对较大的载波频偏进行补偿,但是跟踪时间长,不适用于短包突发通信,而且在通常情况下硬件开销较大[1-2]。

6357644133123300008075759.jpg

突发数据包结构中(如图1所示),每包中用于信号捕获以及载波初值估计与跟踪的引导数据长度一般只有几十个符号。每个突发数据包都需要完成载波同步与跟踪,且由于引导数据很短,需要快速完成同步。通过实际仿真发现,在低信噪比下快速同步极易出现载波失锁或锁相环带入过调量而造成相位误差,从而人为地增加了信号的相位噪声。因此,在短包突发通信中,较难解决快速同步与信号跟踪稳定的矛盾。

本文在数据包长度有限的突发通信[3]模式下,为了实现信号的快速捕获、载波快速同步、载波平稳跟踪以及在极低信噪比条件下正确解调,提出了一款8PSK的载波同步新方法。该方法设计简洁,实现模块化设计。下文分别从同步模型、同步新方法、MATLAB仿真比较和FPGA实现对其做说明。

1 载波同步模型

用于载波频偏估计的8PSK[4]接收信号可以表示为:

6357644135319500008723995.png

式中,k=0,1,2,。。.,7;Ak为幅度;fc为待估计的载波频率偏差;missing image file为调制相位;θ0为未知的载波相位;wk为加性高斯白噪声。

基于传统载波同步的接收端[5]模型如图2所示。

6357644136213300003661119.jpg

在低信噪比时,由于I、Q[6]两路相位噪声较大,使用单一的载波同步环路会导致在有限的引导数据长度下锁定慢,或载波环路系数调整后即便能较为快速锁定,也会极易再次失锁。既要载波同步锁定时间不能过慢,又不能在锁定后过调而导致失锁,仅使用一个载波同步环路无法满足数据链突发通信包的要求。

2 载波同步新方法

6357644138018200001653409.jpg

根据数据链突发通信包的特点,本文提出一种分时段控制载波同步方法,如图3所示。其基本思想是:分时段给出控制信号,首先选择载波快速同步方法,实现较大频偏的快速纠偏;其次,选择载波慢同步[7]方法,利用FIFO中存储的引导数据和快速同步方法中获得的初步频偏预估计值,完成载波慢同步,实现载波的精确同步;最后,通过载波跟踪方法,实现载波的平稳跟踪,以达到在低信噪比条件下不易因相位噪声过大引起过调而同步失锁,同时也减小环路[8]滤波的锁定抖动造成不必要的误码。

2.1 载波快同步方法

下变频后得到I、Q两路基带信号,相乘后,得到鉴相信号为:

6357644140050100001478417.png

将此鉴相信号送入快同步环路进行同步锁定,快同步环路采用常规的Costas环设计,得到的频偏累加值产生频率控制字控制NCO,实现频率补偿,利用经过初步频率补偿后的本地载波,完成本地接收信号的下变频。载波快同步会很快实现较大频偏的纠偏,在低信噪比的条件下,为了得到更加准确的频偏估计值,往往需要通过计算快速锁定以后较长平稳时间内的平均值才能提供给载波慢同步使用,否则会造成慢同步的环路压力过大,不利于实现低信噪比下的可靠同步。鉴于此,在载波同步快速锁定后的平稳过程中,对快速同步8个符号长度的频率控制字求平均(总共1 024点),得到初步频偏预估计值missing image file。

2.2 载波慢同步方法

当信号完成初步的载波同步后,频偏已纠偏到极小的范围内,但是依然没有实现载波同步,特别是在极低信噪比的条件下,载波快同步往往更加不准确,且载波快同步的方法并不适用于8PSK信号[9],因此需要通过载波的慢同步继续完成载波的准确同步。

信号表示为极坐标形式:

6357644141324800004274081.png

对8PSK信号做M-th非线性变换消除调制,信号变为单频信号:

6357644148053400001585058.png

上式表示的信号处理方式实际上是对相位误差进行归一化处理。

在实现过程中,下变频I、Q两路信号通过CORDIC算法计算出当前相位值φ(k),将φ(k)进行式(4)处理后,得到归一化的相位误差值,将该值送入慢同步环路进行同步锁定,慢同步环路采用常规的Costas环设计,得到的频偏累加值产生频率控制字,并结合初步频偏预估计值missing image file,实现对NCO的控制,达到慢速锁定的目的。

短包突发通信要求载波的快速锁定,载波慢同步环路滤波器系数设置时,环路收敛的速度比载波快同步快一倍,能够实现较快锁定,但是同时造成的相位收敛后相位的震荡要稍微剧烈一些;与此同时,载波慢同步算法的残余频偏调整速率约为载波快同步算法的1/8,所以最终的效果是,载波慢同步相位的收敛速度要比载波快同步慢,而且收敛后相位的震荡更加剧烈,因此需要载波跟踪同步过程。

2.3 载波跟踪同步方法

在载波慢同步过程中,载波频偏值已经被完全消除掉,但是由于信号处于低信噪比的条件时,噪声对相位和环路滤波器的影响较大,如果之后不进行载波跟踪,极易造成信号的再次失锁,因此最后进入到载波跟踪状态,保证整包信号都能够实现在低信噪比的条件下锁定。

载波跟踪同步方法与载波慢同步的方法一致,不同之处是,载波跟踪状态下不再需要过快调整相位收敛,仅仅需要慢速跟踪即可,因此,需要调整环路滤波器的系数,使得载波跟踪过程中相位的摆动变小,减小对信号本身造成的影响。该处理在信噪比极低的情况下可尽可能地提高码元同步的准确度,即改善整个系统的误码率。

通过上述3个步骤的处理,能够实现低信噪比下8PSK的快速载波同步,从而实现短包突发通信的实时接收。

3 仿真结果

对产生1 kHz频偏的8PSK调制信号进行Matlab载波同步仿真。分别对理想信号和低信噪比信号(信噪比为5 dB)进行仿真,仿真结果如图4、图5所示。

6357644154967800005961065.jpg

6357644155122500005812477.jpg

仿真验证可得,在低信噪比条件下8PSK信号能实现快速同步及平稳跟踪。

4 载波同步FPGA实现

本方法采用以XC5VSX95T为核心的FPGA硬件系统[10]实现。模数芯片选用AD公司的AD9246BCPZ芯片,14位精度。研究和实验表明,系统运行良好。

设定信号载波中心频率为24 MHz,采样速率为 32 MHz,短包突发通信的一包信号长度为400个符号,锁定后I、Q两路基带信号和调整值如图6所示。与图4比较,FPGA实现的结果与仿真结果一致。

6357644158051600007033100.jpg

5 结论

通过对该方法的仿真及硬件实现,并将该方法应用于实际工程中,充分验证了该载波同步新方法在低信噪比下收敛速度快、硬件资源耗用较少。

参考文献

[1] 李利,罗伟雄。软件接收机中DSB-SC信号载波同步的一种算法[J]。 电讯技术, 2002, 42(1): 143-150.

[2] 卢屹,张新军,张嘉俊,等。数字锁相环的参数设计及其应用[J]。 通信技术, 2001, 23(9):233-238.

[3] 彭岑,赵民建,郑雅敏.TCM-8PSK短包高速跳频接收机的快速载波同步[J]。 浙江大学学报(工学版), 2010,44(4):434-441.

[4] 朱彤。一种新的8DPSK调制解调方案[J]。 南京邮电学院学报, 1997,10(4):237-243.

[5] 付文君,王栓荣,吕娈,等。数字中频采样接收机的设计[C]。 中国空间科学学会空间探测专业委员会第十七次学术会议,2004. (下转第63页)

(上接第60页)

[6] 张双雄,周俊。 一种适用于宽带数据链的TCM编码新方法[J]。 电讯技术, 2011, 51(9): 356-362.

[7] 王静。 8PSK+TCM编码调制解调技术[D]。 南京:南京理工大学,2012.

[8] 苏伟,杜志秀。 8PSK-TCM在数据中继卫星通信信道上的应用研究[J]。 指挥技术学院学报, 1999, 10(4): 15-18.

[9] 朱彤。 一种新的8DPSK调制解调方案[J]。 南京邮电学院学报, 1997, 17(4): 49-53.

[10] 李滨滔,李春泉,戈志华。 基于FPGA的网格编码的设计与实现[J]。 科技广场, 2007, 18(3):144-151.

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1648

    文章

    22120

    浏览量

    621808
  • 卫星通信
    +关注

    关注

    12

    文章

    779

    浏览量

    39508
  • 载波
    +关注

    关注

    2

    文章

    123

    浏览量

    28758
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    如何基于Altera Agilex 7 SoC FPGA实现高精度时间同步

    精确的时间同步是当今无线接入网 (RAN) 性能和稳定性的基石。无论是协作多点 (CoMP) 传输、时延调度,还是基站间同步,无线基础设施都高度依赖于精确的频率与相位对齐。
    的头像 发表于 06-07 14:45 ?896次阅读

    宽调速范围转矩脉动的一种新型内置式永磁同步电机的设计与分析

    摘要:宽调速范围与转矩脉动直是设计电动汽车用内置式永础同步电机时所追求的重要目标。设计了一种转子结构为胃的新型内置式永础同步电机,并进行
    发表于 06-06 14:13

    基于易灵思国产FPGA Ti60F225 实现6目同步1080P实时成像系统

    基于FPGA实现单目的采集,并没有什么难的。 但基于FPGA实现多目的同步采集→存储→显示,就不是那么好做了。
    的头像 发表于 03-04 12:00 ?1669次阅读
    基于易灵思国产<b class='flag-5'>FPGA</b> Ti60F225 <b class='flag-5'>实现</b>6目<b class='flag-5'>同步</b>1080P实时成像系统

    adc12j4000 fpga ip核pcs层读出来的数据直不对,导致链路同步不上,同步信号sync直为怎么解决?

    adc12j4000采用4Gbps的采样率 旁路模式 寄存器205读回来的状态是18h,目测是对的。寄存器31读回来的直是C7h,即dirty capture直是高。fpga ip核pcs层读出来的数据
    发表于 12-12 07:59

    用于测量信噪比的仪器有哪些

    对于评估系统性能至关重要。以下是些用于测量信噪比的仪器和方法: 声级计(Sound Level Meter) 声级计是一种用于测量声音强度的仪器,它可以直接显示信噪比或通过计算得出。
    的头像 发表于 12-10 14:36 ?1866次阅读

    信噪比与音频质量的关系 信噪比在无线通信中的重要性

    信噪比的定义 信噪比(SNR)是指信号功率与噪声功率的比值,通常以分贝(dB)为单位表示。个高的信噪比意味着信号中有用的信息成分远大于噪声成分,从而使得音频听起来更加清晰和纯净。
    的头像 发表于 12-10 14:31 ?2746次阅读

    如何提高信噪比的有效方法

    信噪比(SNR)是指信号与噪声的比例,是评价个系统或设备性能的重要指标。提高信噪比可以通过多种方法实现,以下是些有效的方法:
    的头像 发表于 12-10 14:30 ?6259次阅读

    一种适用于DC微电网的输入电流纹波非隔离TCM双向变流器

    电子发烧友网站提供《一种适用于DC微电网的输入电流纹波非隔离TCM双向变流器.pdf》资料免费下载
    发表于 12-07 15:25 ?0次下载

    ADS54J60为什么在采样率下无法完成同步

    同步信号依然不能拉高,重新加载FPGA程序无效,只能给板卡重新上电才能解决,这是为什么呢? 下图是我FPGA的JESD204B配置图,目标是实现500MHz采样
    发表于 11-22 15:51

    FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA

    各位有人用过AFE58JD48吗,我在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和
    发表于 11-18 07:51

    FPGA复位的8技巧

    FPGA 设计中,复位起到的是同步信号的作用,能够将所有的存储元件设置成已知状态。在数字电路设计中,设计人员般把全局复位作为个外部引脚来实现
    的头像 发表于 11-16 10:18 ?1334次阅读
    <b class='flag-5'>FPGA</b>复位的<b class='flag-5'>8</b><b class='flag-5'>种</b>技巧

    导致PCM1802信噪比的原因?如何提高?

    首先,我们把实验室的标准音频源通过PCM1802转换以后通过ASI输出,再由解码器解码输出测试音频信号的信噪比只有40dB。查看了PCM1802的资料没有找到可以提高信噪比的办法,因此,现在不知道有哪些因素导致信噪比如此
    发表于 10-25 07:04

    一种简单高效配置FPGA的方法

    本文描述了一种简单高效配置FPGA的方法,该方法利用微处理器从串行外围接口(SPI)闪存配置FPGA设备。这种方法减少了硬件组件、板空间和成本。
    的头像 发表于 10-24 14:57 ?1827次阅读
    <b class='flag-5'>一种</b>简单高效配置<b class='flag-5'>FPGA</b>的方法

    设计一种成本、精度高的红外测温仪

    电子发烧友网站提供《设计一种成本、精度高的红外测温仪.pdf》资料免费下载
    发表于 09-21 10:29 ?0次下载
    设计<b class='flag-5'>一种</b>成本<b class='flag-5'>低</b>、精度高的红外测温仪

    如何用FPGA实现个通信系统的发射端接收机?

    ,共同进步。 欢迎加入FPGA技术微信交流群14群! 交流问题() Q:用FPGA实现个通信系统(5GHz频段,通信距离越10km)的发
    发表于 09-10 19:15