0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技推出基于TSMC 7nm FinFET工艺技术的汽车级IP

西西 ? 作者:厂商供稿 ? 2018-10-18 14:57 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

十余家ADAS设计和自动驾驶芯片公司已在FinFET工艺中采用DesignWare IP

重点:

基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。

IP解决方案支持TSMC 7nm工艺技术所需的先进汽车设计规则,满足可靠性和15年汽车运行要求。

ISO 26262 ASIL Ready IP包含安全包、FMEDA报告及安全手册,以加速芯片功能安全评估。

2018年10月18日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWare?Controller和PHY IP。DesignWare LPDDR4x、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP在TSMC 7nm工艺技术实现了先进的汽车设计规则,以满足ADAS和自动驾驶芯片的可靠性及运行要求。推出此项支持TSMC 7nm工艺技术的汽车级IP进一步扩展了新思科技FinFET工艺的ISO 26262 ASIL Ready IP解决方案的产品组合,并已被十余家领先的汽车厂商所采用。该IP满足严格的AEC-Q100温度要求,为汽车芯片提供高可靠性。此外,新思科技还提供包含故障模式和FMEDA报告的汽车安全包,能够节省设计人员数月的开发时间,并加快芯片安全功能评估。

TSMC设计基础设施市场部高级总监Suk Lee表示:“ TSMC与新思科技多年的成功合作经验有助于共同用户实现芯片在性能、功耗及面积方面的目标。新思科技通过推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWareIP,持续致力于为设计人员提供高质量IP,实现其卓越的设计目标,并加快产品上市时间。”

新思科技IP营销副总裁John Koeter表示:“开发汽车级IP需要大量的专业知识和严苛的工艺要求,确保IP符合严格的ISO 26262功能安全标准和AEC-Q100可靠性标准。新思科技将继续大规模投资、开发支持TSMC 7nm等最先进工艺技术的汽车级IP,帮助设计人员提高芯片的功能安全性、可靠性和汽车质量认证。“

关于新思?

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)致力于创新改变世界,在芯片到软件的众多领域,新思科技始终引领技术趋势,与全球科技公司紧密合作,共同开发人们所依赖的电子产品和软件应用。新思科技是全球排名第一的芯片自动化设计解决方案提供商,全球排名第一的芯片接口IP供应商,同时也是信息安全和软件质量的全球领导者。作为半导体人工智能汽车电子及软件安全等产业的核心技术驱动者,新思科技的技术一直深刻影响着当前全球五大新兴科技创新应用:智能汽车、物联网、人工智能、云计算和信息安全。

新思科技成立于1986年,总部位于美国硅谷,目前拥有13000多名员工,分布在全球100多个分支机构。2018财年预计营业额31亿美元,拥有3000多项已批准专利,为美国标普500指数成分股龙头企业。

自1995年在中国成立新思科技以来,新思科技已在北京、上海、深圳、厦门、武汉、西安、南京、香港、澳门九大城市设立机构,员工人数超过1100人,建立了完善的技术研发和支持服务体系,秉持“加速创新、推动产业、成就客户”的理念,与产业共同发展,成为中国半导体产业快速发展的优秀伙伴和坚实支撑。新思科技携手合作伙伴共创未来,让明天更有新思!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TSMC
    +关注

    关注

    3

    文章

    178

    浏览量

    85547
  • 新思科技
    +关注

    关注

    5

    文章

    874

    浏览量

    51670
  • adas
    +关注

    关注

    310

    文章

    2263

    浏览量

    210390
  • 7nm工艺
    +关注

    关注

    0

    文章

    39

    浏览量

    8737
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    思科技携手台积公司开启埃米设计时代

    思科技近日宣布持续深化与台积公司的合作,为台积公司的先进工艺和先进封装技术提供可靠的EDA和IP解决方案,加速AI芯片设计和多芯片设计创新。
    的头像 发表于 05-27 17:00 ?651次阅读

    BiCMOS工艺技术解析

    一、技术定义与核心特性 BiCMOS(Bipolar-CMOS)?是一种将?双极型晶体管(BJT)?与?CMOS晶体管?集成在同一芯片上的混合工艺技术,通过结合两者的优势实现高性能与低功耗的平衡
    的头像 发表于 04-17 14:13 ?687次阅读

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规
    的头像 发表于 04-16 10:17 ?345次阅读
    Cadence UCIe <b class='flag-5'>IP</b>在Samsung Foundry的5<b class='flag-5'>nm</b><b class='flag-5'>汽车工艺</b>上实现流片成功

    FinFET技术在晶圆制造中的优势

    本文通过介绍传统平面晶体管的局限性,从而引入FinFET技术的原理、工艺和优势。
    的头像 发表于 04-14 17:23 ?573次阅读
    <b class='flag-5'>FinFET</b><b class='flag-5'>技术</b>在晶圆制造中的优势

    思科推出Virtualizer原生运行虚拟仿真技术

    思科推出面向Arm架构设备的Virtualizer原生运行虚拟仿真技术(Virtualizer Native Execution)。这项开创性的虚拟原型技术将改变边缘设备及应用的软
    的头像 发表于 03-26 14:41 ?672次阅读

    芯片制造中的浅沟道隔离工艺技术

    浅沟道隔离(STI)是芯片制造中的关键工艺技术,用于在半导体器件中形成电学隔离区域,防止相邻晶体管之间的电流干扰。本文简单介绍浅沟道隔离技术的作用、材料和步骤。
    的头像 发表于 03-03 10:00 ?1787次阅读
    芯片制造中的浅沟道隔离<b class='flag-5'>工艺技术</b>

    思科技获得Ceva-Waves Wi-Fi 6 IP授权

    全球领先的半导体产品和软件IP授权许可厂商Ceva公司近日宣布,智能终端系统芯片(SoC)解决方案的先驱厂商聆思科技(ListenAI Technology)已获得Ceva-Waves Wi-Fi
    的头像 发表于 02-19 10:25 ?658次阅读

    ALD和ALE核心工艺技术对比

    ALD 和 ALE 是微纳制造领域的核心工艺技术,它们分别从沉积和刻蚀两个维度解决了传统工艺在精度、均匀性、选择性等方面的挑战。两者既互补又相辅相成,未来在半导体、光子学、能源等领域的联用将显著加速
    的头像 发表于 01-23 09:59 ?1109次阅读
    ALD和ALE核心<b class='flag-5'>工艺技术</b>对比

    FinFET制造工艺的具体步骤

    本文介绍了FinFET(鳍式场效应晶体管)制造过程中后栅极高介电常数金属栅极工艺的具体步骤。
    的头像 发表于 01-20 11:02 ?3187次阅读
    <b class='flag-5'>FinFET</b>制造<b class='flag-5'>工艺</b>的具体步骤

    思科推出超以太网与UALink IP解决方案

    近日,全球领先的电子设计自动化(EDA)和半导体IP供应商新思科技(Synopsys, Inc.)宣布了一项重大技术创新——推出业界首款超以太网IP
    的头像 发表于 12-25 11:12 ?774次阅读

    安森美推出基于BCD工艺技术的Treo平台

    近日,安森美(onsemi,纳斯达克股票代号:ON)宣布推出Treo平台,这是一个采用先进的65nm节点的BCD(Bipolar–CMOS-DMOS)工艺技术构建的模拟和混合信号平台。该平台为安森美
    的头像 发表于 11-12 11:03 ?1003次阅读

    锐成芯微推出基于8nm工艺的PVT Sensor IP

    近日,锐成芯微基于8nm工艺工艺、电压、温度传感IP(PVT Sensor IP,下同)完成硅测试,验证结果展现出了其优异的性能,未来将为
    的头像 发表于 11-08 16:17 ?669次阅读

    金线键合工艺技术详解(69页PPT)

    金线键合工艺技术详解(69页PPT)
    的头像 发表于 11-01 11:08 ?2775次阅读
    金线键合<b class='flag-5'>工艺技术</b>详解(69页PPT)

    所谓的7nm芯片上没有一个图形是7nm

    本身做过深入解释和探讨当然,关于国产7nm工艺技术的具体来源细节,我其实了解也不多,也不方便公开讨论。但至少我觉得有必要写些文字给非半导体制造行业的人士讲解一下,一
    的头像 发表于 10-08 17:12 ?868次阅读
    所谓的<b class='flag-5'>7nm</b>芯片上没有一个图形是<b class='flag-5'>7nm</b>的

    思科7月份行业事件

    Compiler原生集成,实现了信号、电源和热完整性的优化。目前,新思科技正在面向英特尔代工工艺技术开发IP,提供构建多裸晶芯片封装所需的互连,降低集成风险并加快产品上市时间。
    的头像 发表于 08-12 09:50 ?905次阅读