智多晶QSGMII IP介绍

QSGMII简介

QSGMII(Quad Serial Gigabit Media Independent Interface) 旨在将4个GMII接口转换为一个统一的5Gb/s速率的SERDES接口，极大地减少了PHY与MAC间连接所需的信号接口数量。

QSGMII IP特性

支持4路独立10/100/1000Mb/s GMII接口

支持自协商同步

支持MDIO控制接口

支持半双工与全双工模式

支持独立的SERDES调试接口

支持运行状态与自协商结果输出

QSGMII IP设计

QSGMII IP包含了《Cisco QSGMII Specification》定义的PCS功能部分与SERDES部分。

SERDES既实现了PCS部分的8B/10B编解码功能的同时，也实现了PMA部分的数据时钟恢复、数据串行与数据接串功能。

图1 QSGMII系统框图

QSGMII IP使用

图2 IP界面配置

资源使用情况

典型应用示例

图3展示了一种QSGMII的典型应用场景，借助QSGMII对4通道GMII的组合能力，整合4通道独立的智多晶EthMAC IP，仅使用1lane SERDES与外部PHY芯片连接，PHY芯片连接到4组独立的RJ45接口。

图3 QSGMII典型应用

获取技术文档与demo

技术文档获取：QSGMII IP已发布，用户可以在HQFPGA IP Manage中打开QSGMIIIP界面查看用户指南，或访问智多晶官网（www.isilicontech.com）下载QSGMII IP用户指南。

设计参考案例获取：请联系FAE获取参考设计案例，或在公众号中与我们联系。