0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence推出Cerebrus AI Studio

Cadence楷登 ? 来源:Cadence楷登 ? 2025-07-07 16:12 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

业界首个支持代理式 AI 的多模块、多用户 SoC 设计平台

为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目标极具挑战性以及设计专家短缺等诸多挑战,Cadence 推出Cadence CerebrusAI Studio。这是业界首个支持代理式 AI 的多模块、多用户设计平台,将系统级芯片(SoC)的上市时间缩短了 5 倍。

随着技术不断进步,半导体芯片的功能日益复杂,需要集成数万亿个晶体管。这些芯片必须支持高性能计算,并采用先进的工艺节点设计。Cadence Cerebrus AI Studio 作为一款先进的 SoC 代理式 AI 设计实现工具,有助实现严苛的功耗、性能和面积(PPA)目标,同时缩短高精密芯片的周转时间(TAT)。

Cadence Cerebrus AI Studio 遵循 Cadence 的智能系统设计(Intelligent System Design)战略。在模块级 AI 驱动优化方面,Cadence CerebrusIntelligent Chip Explorer 于 2021 年发布,目前已在数百个量产设计中成功应用。Cadence Cerebrus AI Studio 是新一代 AI 驱动的数字实现产品,采用最先进的代理式 AI 技术来实现整个 SoC 或子系统的设计,从而引发从“多位设计人员优化单个模块”到“单一工程师设计多个模块”的转变。

Cadence Cerebrus AI Studio 采用最新的代理式 AI 系统,其自主 AI 代理能够根据高级目标做出决策并采取多步骤行动,协调整个芯片实现流程,进而提高工程生产力。Innovus+ 集成 RTL 综合与实现平台包括 Python 脚本和大语言模型(LLM)AI 助手,可实现全自动化设计。

Cadence Cerebrus AI Studio 的主要特点包括:

●智能代理式 AI 工作流:利用 AI 代理来管理设计优化方法,实现最佳 PPA 并加速设计收敛。

●多模块、多用户设计基础架构:作为一个集中式设计平台,允许单个工程师设计多个模块,从而提升每位工程师的 SoC 设计产出。

●层次化设计优化:使用 AI 协同优化顶级模块,大大减少人工操作,同时加速设计收敛。

●高级数据分析:AI 驱动的数据平台可快速识别瓶颈和关键路径,使设计调试更智能、更快速。

●可定制的实时仪表板:促进跨设计、跨项目的共享与协作,带来指数级的生产力提升。

早期采用 Cadence Cerebrus AI Studio 的客户报告称,就大多数先进工艺节点上的先进 SoC 而言,其 PPA 和生产率均有显著提升。

三星半导体印度研究院(SSIR)执行副总裁兼总经理 Balajee Sowrirajan解释道:“三星半导体印度研究院(SSIR)致力于持续创新,相信通过部署行业领先的技术和解决方案,可实现共同成长。作为与 Cadence 长期合作关系的一部分,我们采用了 Cadence Cerebrus AI Studio,使 SoC 子系统的 PPA 达到大约 8% 至 11%的提升。该工具为我们提供了诸多功能,如实时设计仪表板(跟踪实时状态)、高级数据分析(分析拥塞情况)、计时、时钟树等。我们利用智能模型重放功能实现跨设计迁移学习,从而加快设计收敛。总的来说,该系统显著提升了我们的设计效率。我们希望在深入探索该工具更多功能的同时,继续深化与 Cadence 的合作,进一步提高生产率。”

STMicroelectronics MDRF 中央研发业务部副总裁 Moussa Belkhiter表示:“在汽车微控制器设计中,我们迫切需要先进的芯片设计方法来缩短产品上市时间。Cadence Cerebrus AI Studio 提供一种基础架构,使我们的工程师能够在同一平台上优化 SoC 子系统的多个模块,通过无缝访问 AI 驱动的优化引擎提升 PPA,借助高级数据分析加快调试流程,并利用智能机器学习模型管理实现跨设计迁移学习。此外,我们还可通过实时可定制的设计仪表板对比各项指标,快速识别设计瓶颈。作为全球半导体行业的领导者,我们一直是 Cadence 数字实现工具的长期用户。我们将深入探索 Cadence Cerebrus AI Studio 在分层设计优化方面的丰富功能,以实现我们的业务目标。”

三星奥斯汀研发中心(SARC)和高级计算实验室(ACL)高级副总裁 Benny Kaitbian进一步展示了 Cadence Cerebrus AI Studio 的影响,他表示:“作为高性能计算设备领域的标杆机构,我们必须采用最高效的芯片设计实现方法。SARC 的多位工程师利用 Cadence Cerebrus AI Studio 优化多个模块,充分展示了该工具在提升生产率方面的变革性潜力。该工具具有多项功能,如实时可定制仪表板,可轻松对比多次运行情况;智能模型回放功能,帮助识别最佳可用模型,优化设计;基本方案与最佳方案选择;以及更多高级数据分析调试技术,有助加速设计收敛。Cadence Cerebrus AI Studio 使我们的总体生产率提升 4 倍,是我们设计方法的重要补充。”

Cadence 高级副总裁兼数字与签核事业部总经理 Chin-Chi Teng表示:“我们很高兴推出 Cadence Cerebrus AI Studio——业界首个支持代理式 AI、基于 Cadence 成熟的数字实现工具构建的 SoC 设计平台。该工具将 AI 技术扩展至层次化 SoC 设计实现流程,在显著提升 PPA 和生产率的同时,有效解决了设计专家短缺的问题。Cadence Cerebrus AI Studio 基于最新的代理式 AI 技术,助力实现卓越的 PPA 表现,最大限度地缩短设计周期,同时显著提升工程效率。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    67

    文章

    978

    浏览量

    144596
  • 芯片设计
    +关注

    关注

    15

    文章

    1091

    浏览量

    55726

原文标题:代理式 AI 颠覆芯片设计:Cadence Cerebrus AI Studio 的应用

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Cadence Conformal AI Studio助力前端验证设计

    Cadence 推出最新的前端验证设计方案 Conformal AI Studio,专为解决日益复杂的前端设计挑战而打造,旨在提升设计人员的工作效率,进而优化全流程功耗、效能和面积(P
    的头像 发表于 06-04 11:16 ?811次阅读

    Cadence推出HBM4 12.8Gbps IP内存系统解决方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案,以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益增长的内存带宽
    的头像 发表于 05-26 10:45 ?719次阅读

    Cadence推出Tensilica NeuroEdge 130 AI协处理器

    楷登电子(美国 Cadence 公司,Nasdaq:CDNS)近日宣布推出 Cadence Tensilica NeuroEdge 130 AI 协处理器(AICP)。这是一款新型处理
    的头像 发表于 05-17 09:38 ?727次阅读

    AI驱动半导体与系统设计 Cadence开启设计智能化新时代

    近日,楷登电子(Cadence)亚太区资深技术总监张永专先生受邀于上海参加了 SEMICON CHINA 2025,并发表了题为《AI 驱动半导体与系统设计》的演讲。他从 EDA 企业视角出发,深入
    的头像 发表于 03-31 18:26 ?927次阅读
    <b class='flag-5'>AI</b>驱动半导体与系统设计 <b class='flag-5'>Cadence</b>开启设计智能化新时代

    Cadence推出Conformal AI Studio

    随着 SoC 设计日益复杂,形式等效性检查面临更大挑战。为此,Cadence 推出了 Conformal AI Studio —— 一套全新的逻辑等效性检查(LEC)、自动化 ECO(
    的头像 发表于 03-21 13:50 ?654次阅读

    Microchip推出MPLAB AI编码助手

    Microchip Technology Inc.(微芯科技公司)宣布推出MPLAB AI编码助手,利用人工智能(AI)技术为软件开发和嵌入式工程师提供代码编写与调试支持。这款免费工具作为
    的头像 发表于 02-20 16:55 ?935次阅读

    研华推出GenAI Studio边缘AI软件平台 助力本地端大语言模型开发,推动边缘AI创新

    2025年初,全球AIoT平台与服务提供商研华科技宣布推出一款新的软件产品——GenAI Studio,该产品是研华Edge AI SDK的一部分,主要目标是为了满足对成本效益高、本地部署的大语言
    发表于 02-19 11:13 ?216次阅读
    研华<b class='flag-5'>推出</b>GenAI <b class='flag-5'>Studio</b>边缘<b class='flag-5'>AI</b>软件平台 助力本地端大语言模型开发,推动边缘<b class='flag-5'>AI</b>创新

    联发科采用AI驱动Cadence工具加速2nm芯片设计

    近日,全球知名的EDA(电子设计自动化)大厂Cadence宣布了一项重要合作成果:联发科(MediaTek)已选择采用其人工智能驱动的Cadence Virtuoso Studio和Spectre X Simulator工具,在
    的头像 发表于 02-05 15:22 ?691次阅读

    谷歌加速AI部门整合:AI Studio团队并入DeepMind

    近日,谷歌正紧锣密鼓地推进其人工智能(AI)部门的整合工作。据谷歌AI Studio主管Logan Kilpatrick在领英页面上的透露,谷歌已将AI
    的头像 发表于 01-13 14:40 ?770次阅读

    Cloudera推出RAG Studio,助力企业快速部署聊天机器人

    近日,数据、分析和AI混合平台厂商Cloudera宣布了一项创新举措——推出RAG(Retrieval-Augmented Generation,检索增强生成)Studio。这一平台的问世,标志着
    的头像 发表于 12-12 11:06 ?774次阅读

    Cadence推出基于Arm的系统Chiplet

    近日,Cadence宣布其首款基于 Arm 的系统级小芯片(Chiplet)开发成功并流片,这是一项突破性成就。这项创新标志着芯片技术的关键进步,展现了 Cadence 致力于通过其芯片架构和框架推动行业领先解决方案的承诺。
    的头像 发表于 11-28 15:35 ?740次阅读
    <b class='flag-5'>Cadence</b><b class='flag-5'>推出</b>基于Arm的系统Chiplet

    微软Copilot Studio将支持企业创建自主AI代理

    近日,微软宣布了一项重要进展:下个月,企业将在Copilot Studio中拥有创建自主AI代理的能力。这一消息标志着微软在AI技术领域的又一次重要突破,将为企业带来前所未有的智能化升级。 微软透露
    的头像 发表于 10-23 11:44 ?674次阅读

    使用TI Edge AI Studio和AM62A进行基于视觉AI的缺陷检测

    电子发烧友网站提供《使用TI Edge AI Studio和AM62A进行基于视觉AI的缺陷检测.pdf》资料免费下载
    发表于 09-03 10:38 ?0次下载
    使用TI Edge <b class='flag-5'>AI</b> <b class='flag-5'>Studio</b>和AM62A进行基于视觉<b class='flag-5'>AI</b>的缺陷检测

    Cadence展示完整的PCIe 7.0 IP解决方案

    十多年来,Cadence 对 PCIe 技术的坚定承诺和支持,在业界有目共睹。我们深知强大 PCIe 生态系统的重要性,并感谢 PCI-SIG 提供的平台。在 PCI-SIG 开发者大会迎来 32 周年之际,Cadence 宣布面向 HPC/
    的头像 发表于 08-29 09:14 ?1145次阅读
    <b class='flag-5'>Cadence</b>展示完整的PCIe 7.0 IP解决方案