0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence推出Conformal AI Studio

Cadence楷登 ? 来源:Cadence楷登 ? 2025-03-21 13:50 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

新一代套件包括 AI 驱动的等价验证、ECO 自动化和低功耗静态签核产品

随着 SoC 设计日益复杂,形式等效性检查面临更大挑战。为此,Cadence 推出了 Conformal AI Studio —— 一套全新的逻辑等效性检查(LEC)、自动化 ECO(Conformal ECO)和低功耗静态签核解决方案。

Conformal AI Studio 结合人工智能机器学习(AI/ML)技术,可直接满足现代 SoC 团队日益增长的生产力需求。其核心引擎经加速优化,包括分布式低功耗引擎(支持对拥有数十亿实例的设计进行全芯片功耗签核)、全新算法创新以及面向 LEC 和 ECO 解决方案的简化设置和 AI 赋能流程。

借助 Conformal AI Studio 的 ML 驱动的 abort 解决方案,能够解决高级用户当前面临的较为复杂 LEC 问题。Conformal AI Studio 通过优化最先进的实施工具,将设计效率提升 10 倍,ECO 补丁体积缩小 10 倍,处理速度加快 10 倍,并实现最佳的全流程功率、性能和面积(PPA)。

Conformal AI Studio 创新技术涵盖三种核心产品:

●Conformal AI Equivalence—— 支持分布式布尔逻辑等效性检查、AI 仪表板和 ML 驱动的证明引擎。

●Conformal AI ECO—— 自动生成掩膜前后的功能 ECO,创建高质量、高效且可实施的补丁,确保进度的可预测性。

●Conformal AI Low Power—— 使用分布式与层次化流程验证复杂 SoC 中的低功耗电路结构是否符合设计的功耗意图,并执行高效的两个设计的低功耗比较。

率先采用 Conformal AI Studio 的客户表示,该解决方案在基础设施 AI、超大规模计算和移动市场的先进 SoC 中展现出显著优势。

联发科打造了业界领先的 SoC,涵盖广泛的应用领域。我们的设计团队需要创新的 EDA 工具,以更快、更轻松、更可靠地提升 PPA。在执行后期阶段功能 ECO 时,这一挑战尤为突出。”联发科硅产品开发副总经理 CW Ko 解释道。“在试用 Cadence Conformal AI Studio 期间,我们取得了显著成果。相较以往的解决方案,全新的 Conformal AI ECO 流程使战术 ECO 补丁体积缩小了 83%,运行时间缩短了近一半。此外,联发科还部署了 Conformal AI Low Power 的快速电源状态表分析增强功能,在运行时间和内存方面实现了超过 100 倍的提升。目前,我们也开始采用 Conformal AI Studio 最新推出的 ML 驱动型 LEC 中止解决方案。”

Conformal AI ECO 引入全新 Smart ECO 流程,使早期合作伙伴的运行时间缩短达 10 倍,补丁体积缩小 10 倍。这种创新方法利用 RTL 级信息和全新的布尔“Smart Cut”优化算法来管理具有多层次结构和高级数据路径的设计。此外,AI 驱动的 ECO 补丁方案选择还简化了功能 ECO 的实施,同时提升了实施效率。

瑞萨一直在积极测试 Cadence 的新一代 Conformal AI Studio,其结果非常振奋人心。得益于一系列全新 Smart ECO 技术,我们的自动化功能 ECO 流程的运行时间缩短了 50% 以上,同时保持甚至提高了补丁质量;在一项关键 ECO 任务中,运行时间甚至缩短了 90%。”瑞萨电子数字设计和验证总监 Peter Bell 表示。“这些创新大大简化了设置过程,使更多初级工程师能够高效地部署解决方案。我们的团队早早采用了 Conformal AI Studio 的 Cadence JedAI 仪表板,并坚信其跨项目见解将帮助设计人员和管理人员更高效地跟踪其 LEC 任务,以及整个项目过程中的自动化 ECO 运行情况。”

尽管 Cadence 致力于确保 Conformal 工具始终与实现无关,但在与 Cadence 数字设计和签核工具配合使用时,可大幅提升流程效率。Genus Synthesis Solution、Joules RTL Power Solution 和 Innovus Implementation System 加上与 Cadence JedAI Solution 和 Cadence Cerebrus Intelligent Chip Explorer 的集成,不仅能够有效降低功耗,还可进一步提升性能。

“几十年来,Conformal 技术始终是市场上最值得信赖的流程无关 LEC 解决方案,可确保实施工具在不引入硅错误的前提下完成验证工作。然而,设计挑战日益复杂,而 SoC 流片周期却在缩短。”Cadence 高级副总裁兼数字和签核事业部总经理 Chin-Chi Teng 表示。“全新的 Conformal AI Studio 应运而生。新一代完全分布式和多线程核心引擎能够处理当今最复杂的设计,并支持领先的序列优化验证技术,有助提升 PPA。与 Cadence JedAI 大数据平台和 ML 驱动的 Cadence Cerebrus 集成,Conformal AI Studio 可帮助客户将运行时间缩短 5-10 倍,以便在逻辑等效性、ECO 补丁优化以及 SoC 级低功耗静态签核和调试期间实现 abort 问题解决。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    38

    文章

    4406

    浏览量

    223192
  • Cadence
    +关注

    关注

    67

    文章

    978

    浏览量

    144594
  • AI
    AI
    +关注

    关注

    88

    文章

    35476

    浏览量

    281280
  • 人工智能
    +关注

    关注

    1809

    文章

    49152

    浏览量

    250642

原文标题:Conformal AI Studio 可将 SoC 设计师的效率提升 10 倍

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Cadence推出Cerebrus AI Studio

    为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目标极具挑战性以及设计专家短缺等诸多挑战,Cadence 推出 Cadence Cerebrus AI
    的头像 发表于 07-07 16:12 ?377次阅读

    Cadence Conformal AI Studio助力前端验证设计

    Cadence 推出最新的前端验证设计方案 Conformal AI Studio,专为解决日益复杂的前端设计挑战而打造,旨在提升设计人员的
    的头像 发表于 06-04 11:16 ?811次阅读

    Cadence推出HBM4 12.8Gbps IP内存系统解决方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案,以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益增长的内存带宽
    的头像 发表于 05-26 10:45 ?719次阅读

    Cadence推出Tensilica NeuroEdge 130 AI协处理器

    楷登电子(美国 Cadence 公司,Nasdaq:CDNS)近日宣布推出 Cadence Tensilica NeuroEdge 130 AI 协处理器(AICP)。这是一款新型处理
    的头像 发表于 05-17 09:38 ?727次阅读

    AI驱动半导体与系统设计 Cadence开启设计智能化新时代

    近日,楷登电子(Cadence)亚太区资深技术总监张永专先生受邀于上海参加了 SEMICON CHINA 2025,并发表了题为《AI 驱动半导体与系统设计》的演讲。他从 EDA 企业视角出发,深入
    的头像 发表于 03-31 18:26 ?927次阅读
    <b class='flag-5'>AI</b>驱动半导体与系统设计 <b class='flag-5'>Cadence</b>开启设计智能化新时代

    《电子发烧友电子设计周报》聚焦硬科技领域核心价值 第4期:2025.03.17--2025.03.21

    : 1、Cadence推出Conformal AI Studio 2、英诺达推出RTL功耗优化工
    发表于 03-21 17:58

    Microchip推出MPLAB AI编码助手

    Microchip Technology Inc.(微芯科技公司)宣布推出MPLAB AI编码助手,利用人工智能(AI)技术为软件开发和嵌入式工程师提供代码编写与调试支持。这款免费工具作为
    的头像 发表于 02-20 16:55 ?934次阅读

    研华推出GenAI Studio边缘AI软件平台 助力本地端大语言模型开发,推动边缘AI创新

    2025年初,全球AIoT平台与服务提供商研华科技宣布推出一款新的软件产品——GenAI Studio,该产品是研华Edge AI SDK的一部分,主要目标是为了满足对成本效益高、本地部署的大语言
    发表于 02-19 11:13 ?216次阅读
    研华<b class='flag-5'>推出</b>GenAI <b class='flag-5'>Studio</b>边缘<b class='flag-5'>AI</b>软件平台 助力本地端大语言模型开发,推动边缘<b class='flag-5'>AI</b>创新

    联发科采用AI驱动Cadence工具加速2nm芯片设计

    近日,全球知名的EDA(电子设计自动化)大厂Cadence宣布了一项重要合作成果:联发科(MediaTek)已选择采用其人工智能驱动的Cadence Virtuoso Studio和Spectre X Simulator工具,在
    的头像 发表于 02-05 15:22 ?691次阅读

    谷歌加速AI部门整合:AI Studio团队并入DeepMind

    近日,谷歌正紧锣密鼓地推进其人工智能(AI)部门的整合工作。据谷歌AI Studio主管Logan Kilpatrick在领英页面上的透露,谷歌已将AI
    的头像 发表于 01-13 14:40 ?770次阅读

    Cloudera推出RAG Studio,助力企业快速部署聊天机器人

    近日,数据、分析和AI混合平台厂商Cloudera宣布了一项创新举措——推出RAG(Retrieval-Augmented Generation,检索增强生成)Studio。这一平台的问世,标志着
    的头像 发表于 12-12 11:06 ?774次阅读

    Cadence推出基于Arm的系统Chiplet

    近日,Cadence宣布其首款基于 Arm 的系统级小芯片(Chiplet)开发成功并流片,这是一项突破性成就。这项创新标志着芯片技术的关键进步,展现了 Cadence 致力于通过其芯片架构和框架推动行业领先解决方案的承诺。
    的头像 发表于 11-28 15:35 ?739次阅读
    <b class='flag-5'>Cadence</b><b class='flag-5'>推出</b>基于Arm的系统Chiplet

    微软Copilot Studio将支持企业创建自主AI代理

    近日,微软宣布了一项重要进展:下个月,企业将在Copilot Studio中拥有创建自主AI代理的能力。这一消息标志着微软在AI技术领域的又一次重要突破,将为企业带来前所未有的智能化升级。 微软透露
    的头像 发表于 10-23 11:44 ?674次阅读

    使用TI Edge AI Studio和AM62A进行基于视觉AI的缺陷检测

    电子发烧友网站提供《使用TI Edge AI Studio和AM62A进行基于视觉AI的缺陷检测.pdf》资料免费下载
    发表于 09-03 10:38 ?0次下载
    使用TI Edge <b class='flag-5'>AI</b> <b class='flag-5'>Studio</b>和AM62A进行基于视觉<b class='flag-5'>AI</b>的缺陷检测

    Cadence展示完整的PCIe 7.0 IP解决方案

    十多年来,Cadence 对 PCIe 技术的坚定承诺和支持,在业界有目共睹。我们深知强大 PCIe 生态系统的重要性,并感谢 PCI-SIG 提供的平台。在 PCI-SIG 开发者大会迎来 32 周年之际,Cadence 宣布面向 HPC/
    的头像 发表于 08-29 09:14 ?1144次阅读
    <b class='flag-5'>Cadence</b>展示完整的PCIe 7.0 IP解决方案