看看老外们在 KiCad 社区做什么：KiCon US 首日议程图文

“KiCon US 于 5.28~30 在美国的圣地亚哥举行。这个会议有 live stream，有兴趣的小伙伴可以去油管上查看。接下去还有 9 月的 KiCon Europe 以及 11 月 的 KiCon Asia。”

第一天的内容录播 URL 在这里：

https://www.youtube.com/watch?v=v2uiwDnLGx8

第一天的 Topic

1. 介绍 KiConnect （Morgan Allen）

KiConnect 是我自 2018 年创建 The Cacoffiny 以来就梦寐以求的 FreeCAD 工作台。经历了几次失败的尝试后，如今终于天时地利。FreeCAD 1.0 发布了，KiCAD 9 也带着其新的长期支持 API 即将问世，我终于看到了这个工作台可能实现的曙光。

即便在早期阶段，它已经能实现我想要的许多功能，其中最重要的莫过于能够将电路板放入 FreeCAD 装配体中，并能够对其进行原地更新。以前我仅能通过一堆脆弱的宏指令堆砌勉强实现的功能，如今只需点击几下即可完成。

随着核心功能顺利推进，未来的发展路线图充满了可能性。多板装配体、刚柔结合装配体、异形板的拼板，以及更多功能。

3.从 Altium 到 KiCad 以及其间的各种工具：将开源EDA集成到专业工作流程中的路径（Eli Hughes）

将 KiCad 集成到我们专业工作流的决定，是由以下几个因素共同驱动的：

• 专业许可证“维护”成本与实际获得的支持价值之间存在脱节。
• “永久”许可证中原有功能被移除。
• 对封闭的二进制文件格式感到沮丧，这导致了严重的工作流问题（现场将分享真实案例）。
• 与 MCAD 格式的互操作性被刻意限制（现场将分享真实案例）。 我们曾多次遇到这样的情况：为了满足客户的特定需求，不得不将 PCB 导入 KiCad，利用其 3D 导出功能。
• 将工具适配到公司特定的 CI/CD 工作流门槛过高。
• 认识到大量 PCB 设计师正在退休。 新进入的硬件开发者普遍具备 git、持续集成、Python 和软件开发工作流的经验。EDA 工具行业需要适应这种人员结构的变化。
• 对项目长期性的担忧（Wavenumber 的某些项目周期长达 20 年以上；我们最近还需要打开 2005 年项目的文件）。

LLM（大语言模型）技术的出现，使得各类工程师能够通过脚本和小型实用工具快速适应和定制流程，而无需成为软件专家。

对于像我们这样的设计组织，真正的竞争优势不仅在于元件库，更在于跨设计积累的关于部件如何配置、连接和实现的知识。这种组织知识资产，即真正的“制胜法宝”，其价值会随时间推移而日益增长，但有效维护和共享却充满挑战。我们认为，每家公司都需要围绕其自身的组织知识资产制定策略，并且这些知识绝不能被封闭在不使用互操作格式的第三方服务之后。

我们启动 KiCad 项目的一个主要动机是其新的 HTTP 元件库功能。我们将其视为一个更宏大愿景和企业级功能的开端。我们曾广泛使用数据库元件库，但 Altium 的解决方案已停滞不前，偏向于其专有的云接口。尽管 KiCad 的 HTTP 库功能仍在开发中，但它为我们提供了一种机制，将大约 10,000 个部件及其相关元数据迁移到 KiCad 9。通过利用kicad-cli工具，Wavenumber 成功构建了一个并行工作流的原型：在 Altium 中创建的所有部件也能在 KiCad 中使用。

目前，我们的元件库迁移工作已基本完成。有两个将在 2025 年发布的商用产品设计中使用的电路板正在开发中。我们还将 KiCad 集成到了我们的 PDM（产品数据管理）系统中，这种方式既能支持快速原型设计，又能提供重要的设计可追溯性。长期目标是建立一个全面的工作流，以追踪公司内所有电路板、装配体及其使用场景，并能进行高效的基于 LLM 的知识查询。

Mike 也是 LTSpice 的作者。

QSPICE 是一款基于 SPICE 的免费电路仿真软件，包含用于创建 JFET、MOSFET 和二极管模型的工具。本次演示将详细说明并记录不同 QSPICE 进程之间的进程间通信，以便用户可将 QSPICE 电路图替换为 KiCAD 电路图，从而在 KiCAD 中添加仿真、波形跟踪和交叉探测功能。这将使 KiCAD 用户能够集成 QSPICE 元素，以补充 KiCAD 的功能，从而提升其电路仿真、模型创建和布局体验。

设计PCB不仅仅是布线和连接组件，它还涉及确保电路板能够在不产生昂贵返工和延误的情况下进行制造。这就是DRC发挥作用的地方。它们作为防止 DFM 问题的屏障，在设计进入制造工厂之前就发现错误。KiCad 9 通过自定义DRC进一步提升了这一功能，从设计初期就确保可制造性。

在本场演讲中，您将学习如何在KiCad 9中设置自定义DRC以防止关键制造错误。

更新后的KiCad 9 DRC引擎支持更深入的自定义，允许您定义规则并匹配制造商的能力。您可以提前设置导线宽度和钻孔尺寸的约束条件，消除猜测的必要性。

PCB设计中常见的陷阱之一是违反导线宽度和间距要求。如果导线过细，可能导致过热。如果导线间距过近，则存在短路风险。为解决此问题，可在DRC编辑器中设置最小导线宽度和间距值（例如6 mil）。

过孔和环形区域容易出现制造问题。当过孔或环形区域尺寸过小时，可能导致开路。设置最小过孔尺寸和环形区域宽度，以匹配您的PCB制造商的钻孔公差。根据您的钻孔到铜层间距要求配置DRC（建议8密耳）。丝印和焊料掩模规则必须应用，以确保文字清晰可读和足够的掩模间距。

无需为单个导线应用长度匹配规则，可创建组并设置约束以防止信号失真。

别忘了用DRC验证元件布局。为避免装配问题，需在电路板边缘及大型元件之间定义禁入区。

配置DRC可使设计准备就绪，让原型机具备量产条件。使用KiCad 9自定义DRC以强制执行符合制造要求的实用设计规则。

作为一名软件背景的从业者，由于业务需求，我首次通过KiCad 5.1接触生产电子设计。在这一非 trivial 的项目中，我们将分享在工作流程、项目管理、升级难题、文件类型、自定义自动化、机械集成、布线与互联、知识产权等多个方面遇到的挑战与机遇。

通过使用 KiCad 项目模板创建可互换和可互锁的电路板，实现更快速、更经济的原型开发，并在项目早期阶段增强信心。

在硬件开发中，原型阶段常常被跳过——或者在制作后强行塞入最终产品而非重新设计——因为负责预算的人（可能就是你！）认为原型制作成本高昂且耗时。在精打细算时，似乎立即着手开发“正式产品”更划算。当设计足够简单且团队经验丰富时，这种情况可能成立，但考虑到当今技术水平和每天都有新工程师加入该领域，这种组合何时才能真正实现？

在Appaloosa Computing，我们开发了一套原型开发模板系统，允许我们通过几块简单的“拼图块”电路板，以多种方式组合，实现电路板和元器件布局的即时更改。这使得我们可以重复使用已验证的电路板，并快速迭代那些需要改进的电路板，从而加速原型开发并降低成本。