0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence扩展全新Virtuoso平台,提供优化系统设计并支持5nm及仿真驱动布线

西西 ? 作者:厂商供稿 ? 2018-04-11 16:40 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

中国上海,2018年 4月 11日– 楷登电子(美国 Cadence公司,NASDAQ: CDNS)今日正式发布Cadence? Virtuoso?定制 IC设计平台的技术升级和扩展,进一步提高电子系统和 IC设计的生产力。新技术涉及Virtuoso 系列几乎所有产品,旨在为系统工程师提供更稳健的设计环境和生态系统,助其实现并分析复杂芯片、封装、电路板和系统。

增强版 Virtuoso系统设计平台

Virtuoso平台 2018全新内容中,最重要的是去年发布且荣获奖项的 Virtuoso System Design Platform,基于全面升级和扩展的Virtuoso系统设计平台,设计师可以无缝编辑并分析最复杂的异构系统。封装、光电、IC模拟与 RF工程师皆可在同一个平台上操作并充分使用 Virtuoso平台深具信任的完整设计应用。

新系统设计环境的核心是集合了多项新技术允许设计师在同一平台下对不同工艺不同技术的设计进行同步编辑。同时该系统设计平台与 Cadence SIP Layout方案以及Sigrity? 分析技术实现无缝互联,为设计师提供完整的“芯片至电路板”设计工具。

Virtuoso高阶节点设计与布局

全新发布的Virtuoso 平台中,Cadence采用了创新的高阶节点技术,实现从 22nm 到 5nm所有工艺的设计加速。通过与领先代工厂、生态系统合作伙伴及客户的紧密合作,Cadence研发出可以利用创新方法自动管理工艺复杂度的先进技术,帮助设计师更加专注于设计目标。在电路设计和分析方面,针对FinFET 设计开发的先进统计算法可以在设计早期发现工艺参量变化引起的电路性能波动,将工艺参量变化对设计影响的分析时间减少约20%。

布局设计方面,一种独特的多网格系统可以提取最新7nm 和5nm 工艺的复杂设计规则,同时允许设计师增加布局和布线技术的使用,大幅提升布局设计的生产力。在7nm 节点下,上述优化可将布局工作量减少3 倍以上。

Virtuoso先进设计方法学与自动化

Cadence研发了多项提升模拟设计和分析的技术。通过与Cadence Spectre?电路仿真器集成,并采用先进分析技术减少设计迭代,Virtuoso模拟设计环境(ADE)的仿真吞吐量提升高达 3 倍。Virtuoso ADE Verifier也加入了专属新功能,汇集了跨领域电气规范,使实现标准合规(ISO 26262 等标准)的难度降低了约 30%。

凭借保障电路完整性和性能的一系列专属设计技术,Virtuoso布局环境正从“电气感知布局”进化为业界首个“电气和仿真驱动”的布局方式。全新仿真驱动布局可以解决关键电路和高阶节点设计中的许多电迁移(EM)和寄生问题。为了提高布局的自动化水平,新环境加入了多项针对层次化版图规划的突破性技术,以及全新的布局和布线自动化技术,大幅提高布局设计生产力,并缩短布局时间。

鉴于当今芯片的复杂程度愈演愈烈,其中一个很大的设计难题是如何将布局任务在设计团队间进行合理分配。增强版Virtuoso 平台加入了创新的并行实时团队设计编辑功能,允许团队对布局任务进行分配并探索各种假设情形。这一功能对设计规则检查(DRC)的修改、芯片完成和人工布线都十分有用。

Cadence预计,电气驱动布线和走线编辑、实时设计编辑与革命性设计规划技术的全新布局环境可以将生产力提升达 50%。

“在Bosch,当我们设计关键任务的系统时,可靠性是我们的第一考量。我们对EDA 工具的要求是,其不仅能帮助我们的工程师高效地设计、分析、布排电路,达到可靠性标准,而且还不能拖累项目的整体生产力,”Bosch公司 EDA 高级项目经理G?ran Jerke 表示。“通过与Cadence 的长期合作,我们在过去的电气感知布局和最新的电气驱动布局方面都取得了宝贵成果。”

“我们的目标是向客户提供最完整的解决方案,通过贯通芯片、封装、模组和电路板等各设计领域的无缝互联流程,帮助客户更好地设计并验证包括模拟、混合信号、RF和光电产品在内的各种异构系统,” Cadence 公司资深副总裁兼定制IC 和PCB 事业部总经理Tom Beckley 表示。“全新Virtuoso平台是在大获成功的Virtuoso 电气感知设计布局套件基础之上开发而成的,它突破性的分析功能与电气驱动布局功能可以提升设计实现的可靠性。此外,它还能支持包括5nm 节点在内的最先进工艺技术。通过与领先代工厂、生态系统合作伙伴和客户展开合作,我们成功实现了定制和仿真设计方法学的大幅增强。”

关于楷登电子 Cadence

Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子云计算汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    67

    文章

    978

    浏览量

    144609
  • Virtuoso
    +关注

    关注

    4

    文章

    18

    浏览量

    25418
  • 电路仿真器
    +关注

    关注

    0

    文章

    4

    浏览量

    3125
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    API驱动的大型电商平台库存优化

    实现系统间的无缝集成和数据实时交换,为库存优化提供了强大支持。本文将逐步探讨API如何驱动库存优化
    的头像 发表于 07-15 14:42 ?144次阅读
    API<b class='flag-5'>驱动</b>的大型电商<b class='flag-5'>平台</b>库存<b class='flag-5'>优化</b>

    Cadence推出Cerebrus AI Studio

    为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目标极具挑战性以及设计专家短缺等诸多挑战,Cadence 推出 Cadence Cerebrus AI Studio。这是业界首个支持代理式 AI 的多模块、多用户设计
    的头像 发表于 07-07 16:12 ?384次阅读

    Romax Nexus:赋能高端装备传动系统仿真利器

    仿真带来的误差。 集成化设计环境 Romax Nexus提供从概念设计到详细优化的全流程支持,包括参数化建模、自动化脚本、DOE(实验设计)和拓扑
    发表于 06-18 17:31

    Cadence SPB OrCAD Allegro24.1安装包

    Cadence SPB(Silicon Package Board)是一套电子设计自动化(EDA)软件套件,主要用于集成电路、封装和PCB的设计、仿真和验证。它提供了一整套从设计到生产的工具,
    发表于 05-22 16:45 ?10次下载

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案?的承诺,可满足新一代汽
    的头像 发表于 04-16 10:17 ?343次阅读
    <b class='flag-5'>Cadence</b> UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车工艺上实现流片成功

    联发科采用AI驱动Cadence工具加速2nm芯片设计

    近日,全球知名的EDA(电子设计自动化)大厂Cadence宣布了一项重要合作成果:联发科(MediaTek)已选择采用其人工智能驱动Cadence Virtuoso Studio和S
    的头像 发表于 02-05 15:22 ?691次阅读

    模拟IC设计中Spectre和HSPICE仿真工具的起源、差别和优劣势

    。Spectre的优势在于其图形界面(GUI)与Cadence的EDA平台(如Virtuoso)的无缝集成,使得设计人员能够更直观地完成
    的头像 发表于 01-03 13:43 ?1678次阅读

    消息称台积电3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm5nm等先进制程技术订单涨价,涨幅在3%到8
    的头像 发表于 01-03 10:35 ?708次阅读

    仿真系统的性能优化技巧

    在现代工业和科学研究中,仿真系统扮演着越来越重要的角色。它们不仅能够帮助我们预测复杂系统的行为,还能在没有实际物理原型的情况下进行实验和测试。然而,随着仿真模型的复杂度增加,性能
    的头像 发表于 12-19 14:47 ?2625次阅读

    台积电产能爆棚:3nm5nm工艺供不应求

    台积电近期成为了高性能芯片代工领域的明星企业,其产能被各大科技巨头疯抢。据最新消息,台积电的3nm5nm工艺产能利用率均达到了极高水平,其中3nm将达到100%,而5nm更是突破了1
    的头像 发表于 11-14 14:20 ?1007次阅读

    【产品介绍】Simcenter Amesim系统仿真软件

    SimcenterAmesimSimcenterAmesim是一款前沿集成式可扩展机电一体化系统仿真平台,可提高系统仿真效率。可
    的头像 发表于 11-12 16:11 ?2340次阅读
    【产品介绍】Simcenter Amesim<b class='flag-5'>系统</b><b class='flag-5'>仿真</b>软件

    法动科技系统级电路仿真设计平台FDSPICE介绍

    5G和5.5G的快速发展与普遍应用,对原模拟电路仿真工具提出了新的挑战和更高要求。市场与用户需要电路仿真工具具备更高精度、更强算力和更灵活的功能,以支持
    的头像 发表于 10-22 10:43 ?1539次阅读
    法动科技<b class='flag-5'>系统</b>级电路<b class='flag-5'>仿真</b>设计<b class='flag-5'>平台</b>FDSPICE介绍

    AI芯片驱动台积电Q3财报亮眼!3nm5nm营收飙涨,毛利率高达57.8%

    10月17日,台积电召开第三季度法说会,受惠 AI 需求持续强劲下,台积电Q3营收达到235亿美元,同比增长36%,主要驱动力是3nm5nm需求强劲;Q3毛利率高达57.8%,同比增长3.5%。
    的头像 发表于 10-18 10:36 ?6750次阅读
    AI芯片<b class='flag-5'>驱动</b>台积电Q3财报亮眼!3<b class='flag-5'>nm</b>和<b class='flag-5'>5nm</b>营收飙涨,毛利率高达57.8%

    Cadence展示完整的PCIe 7.0 IP解决方案

    十多年来,Cadence 对 PCIe 技术的坚定承诺和支持,在业界有目共睹。我们深知强大 PCIe 生态系统的重要性,感谢 PCI-SIG 提供
    的头像 发表于 08-29 09:14 ?1158次阅读
    <b class='flag-5'>Cadence</b>展示完整的PCIe 7.0 IP解决方案

    请问Pspice Model可以导入virtuoso仿真吗?

    TI芯片中的Pspice Model可以导入virtuoso仿真吗?
    发表于 08-12 07:06