14路差分输出时钟抖动消除器SC6302，兼容HMC7044
SC6302是一款兼容HMC7044的高性能双环路整数、小数分频抖动衰减器，能够执行频率转换、选择参考信号并生成超低相位噪声的时钟提供给并行或串行(JESD204B)接口的高速数据转换器。SC6302提供14路低噪声且可配置的输出，可以灵活地匹配RF收发器系统中的许多不同器件接口，比如数据转换器、本振、发送/接收模块、FPGA和数字前端(DFE)ASIC。
SC6302可产生最多7对DCLK和SYSREF，符合JESD204B接口要求。该器件具有出色的串扰、频率隔离以及杂散性能，支持单端和差分输出频率。DCLK和SYSREF时钟输出可配置为不同的输出信号标准，如CML、LVDS、LVPECL和LVCMOS。
SC6302功能模块示意图
主要性能：
?支持JEDEC JESD204B
?超低RMS抖动
48fs RMS Jitter(12kHz到20MHz)@2457.6M
底噪：-153dBc/Hz@2457.6MHz
?PLL2可提供多达14路差分时钟
最多7个SYSREF时钟
时钟最大输出频率3.2GHz
支持LVPECL，LVDS，CML等输出接口
?支持最多2个缓冲压控振荡器(VCXO)输出
?信号丢失(LOS)检测和无中断参考切换
?4 个GPIO报警/状态指示器
?支持最高3200MHz的外部VCO输入
?工作温度：-40℃到85℃
?工作电压：3.15V到3.45V
?QFN-68封装
应用场景：JESD204B时钟产生、无线基础设施（多载波GSM、LTE、W-CDMA）、数据转换器时钟、微波基带卡、相控阵参考分配
注：如涉及作品版权问题，请联系删除。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
衰减器
+关注
关注
4文章
726浏览量
35287 -
消除器
+关注
关注
0文章
55浏览量
8883
发布评论请先 登录
相关推荐
热点推荐
HMC7044外参考时钟切换失败的原因？
你好，我们在使用HMC7044的时候，发现将10M内参考时钟切换为外参考时钟会失败，切换完成之后必须将外参考时钟拔插一下才能成功，请问这个是什么原因呢？（外参考
发表于 04-15 06:50
替代HMC7044超低噪高性能时钟抖动消除器支持JESD204B
1. 概述PC7044是一款高性能双环路的整数时钟抖动消除器，可以为具有并行或串（JESD204B型）接口的高速数据转换
发表于 05-08 15:57
请问HMC7044锁相环可以配出8路2.5G，相位可调的时钟吗？
HMC7044锁相环可以配出8路2.5G，相位可调的时钟吗，其中7路DCLK加一路SDCLK。特别是同组里面的两
发表于 08-02 07:08
hmc7044使用外部VCO时钟输入时，如何使得时钟能够相位对齐 ？
你好，我们在设计中需要使用 hmc7044 产生一系列频率为 204MHz 且相位对齐的时钟，并且所有的 204MHz 时钟都由 外部VCO输入时钟 816MHz 所产生。
目前所有的
发表于 12-01 10:15
AD9172参考板上7044给出的时钟电平是什么呢？
如题，参考板上没有细说HMC7044给9172的时钟电平是哪个？我看两个手册，7044只有LVDS_HIGH才能完全满足9172的时钟输入电平范围。
但是参考板给出的
发表于 12-04 07:07
HMC7044: 带 JESD204B 接口的高性能、3.2 GHz、14 路输出抖动衰减器
HMC7044: 带 JESD204B 接口的高性能、3.2 GHz、14 路输出抖动衰减器
发表于 03-21 11:14
?12次下载
HMC7044B支持JESD204B和JESD204C的高性能、3.2GHz、14输出抖动衰减器技术手册
HMC7044B 是 [HMC7044]的修订版本，是一款高性能、双环路、整数 N 抖动衰减器，能够为具有并行或串行（JESD204B 和 JESD204C 类型）接口的高速数据转换
PC7044高性能时钟抖动消除器支持JESD204B 时钟生成
1.?概述 PC7044 是一款高性能双环路的整数时钟抖动消除器，可以为具有并行或串（JESD204B 型）接口的高速数据转换
核芯互联推出新一代高性能时钟抖动消除器CLF7044
近日，核芯互联正式推出新一代高性能时钟抖动消除器——CLF7044。作为一款专为高速数据转换与精密时钟
工商网监
评论