0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FinFet Process Flow—哑栅极的形成

中科院半导体所 ? 来源:半导体与物理 ? 2025-01-14 13:55 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本文主要介绍FinFet Process Flow—哑栅极的形成。

c2e8549e-d0cc-11ef-9310-92fbcf53809c.png

鳍片(Fin)的形成及其重要性

鳍片是FinFET器件三维结构的关键组成部分,它类似于鱼鳍的形状,因此得名。鳍片的高度直接决定了FinFET的栅极宽度,这对于控制电流流动至关重要。在22nm及以下技术节点中,由于鳍片尺寸非常小,通常通过SADP(Self-Aligned Double Patterning)或SAQP(Self-Aligned Quadruple Patterning)等图案化技术来实现。

c2f80f60-d0cc-11ef-9310-92fbcf53809c.png

初步处理与ILD层沉积

ILD层沉积

随后,在清洁后的晶圆上沉积一层ILD(Inter Layer Dielectric)一般使用SiO2 Coat。ILD的主要作用是在鳍片之间提供电气隔离,并作为后续CMP(化学机械抛光)过程中的填充材料。选择适当的ILD材料对于确保良好的电学性能和平坦度非常重要。

c30d7d1e-d0cc-11ef-9310-92fbcf53809c.png

ILD CMP

接下来进行的是ILD CMP,即使用氮化硅(SiN)作为终点检测材料来进行化学机械抛光。CMP的目标是使ILD层表面变得非常平坦,以便于后续的图案化和蚀刻操作。CMP过程中必须精确控制抛光量,以避免过度侵蚀下面的关键结构。

c3252e28-d0cc-11ef-9310-92fbcf53809c.png

移除SiN和垫氧化层

CMP完成后,需要移除覆盖在鳍片上的氮化硅硬掩膜以及垫氧化层。这个步骤通常通过湿法蚀刻完成,它不仅清除了这些临时保护层,还暴露出鳍片顶部的硅表面,为后续的掺杂做准备。

c33f08b6-d0cc-11ef-9310-92fbcf53809c.png

牺牲氧化层生长与阱区掺杂

牺牲氧化层生长

紧接着,在鳍片表面生长一层薄的牺牲氧化层。该层用于后续的阱区掺杂过程中保护鳍片免受直接损伤。此外,牺牲氧化层还可以帮助定义掺杂区域的边界,提高掺杂精度。

c350abe8-d0cc-11ef-9310-92fbcf53809c.png

阱区掺杂

应用一个阱区植入掩模,并执行离子注入以形成通道和基板之间的隔离阱。这个步骤是为了创建p型或n型阱区,从而为PMOS和NMOS器件分别提供适当的背景掺杂。之后,移除牺牲氧化层并清洗晶圆,确保没有残留物影响后续工艺。

c37fcc98-d0cc-11ef-9310-92fbcf53809c.png

哑栅极结构形成

哑栅极氧化层沉积

为了构建临时的栅极结构,先在晶圆上沉积一层哑栅极氧化层。这层氧化物将作为后续多晶硅沉积和平坦化的基础。

c38a7d6e-d0cc-11ef-9310-92fbcf53809c.png

多晶硅沉积与CMP

然后,在整个晶圆表面沉积一层多晶硅,并通过CMP使其平坦化。多晶硅层将充当临时栅极材料,直到最终的高k金属栅极替换它为止。CMP过程中要保证多晶硅层厚度均匀,以支持后续的图案化步骤。

硬掩膜沉积

接着,在多晶硅层上沉积一层硬掩膜(HM),用于指导后续的栅极图案化。根据技术节点的不同,如果栅极间距大于80nm,则可以使用单次193nm浸没式光刻来形成线-空图案;而对于更小的栅极间距,则需要采用如SADP或SAQP等倍增技术。硬掩膜的选择和沉积条件对于后续图案化的精度至关重要。

c3a871de-d0cc-11ef-9310-92fbcf53809c.png

栅极图案化

应用栅极掩模以在光刻胶中形成线-空图案。经过硬掩膜蚀刻、光刻胶剥离和清洁后,再施加切割掩模并通过蚀刻切断硬掩膜线条图案。最后,利用形成的硬掩膜图案蚀刻多晶硅,从而创建出设计好的哑栅极结构。

c3c0c324-d0cc-11ef-9310-92fbcf53809c.png

c3de437c-d0cc-11ef-9310-92fbcf53809c.png

c3f98a24-d0cc-11ef-9310-92fbcf53809c.png

参考文献

[1]Bellingham, Washington, USA : SPIE, [2016] | Includes bibliographical references and index.

[2]Maurya, Ravindra Kumar, and Brinda Bhowmick. "Review of FinFET devices and perspective on circuit design challenges."Silicon14.11 (2022): 5783-5791.

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 栅极
    +关注

    关注

    1

    文章

    185

    浏览量

    21398
  • FinFET
    +关注

    关注

    12

    文章

    257

    浏览量

    91288

原文标题:FinFet Process Flow-哑栅极的形成

文章出处:【微信号:bdtdsj,微信公众号:中科院半导体所】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    FLOW Digital Infrastructure宣布在东京市中心新建数据中心

    平台FLOW Digital Infrastructure(简称"FLOW")宣布,其位于东京市中心的新数据中心已开工建设。该新数据中心由两栋建筑组成,分别命名为TK7和TK8,总IT负载达30MW。首
    的头像 发表于 07-31 17:31 ?147次阅读

    体硅FinFET和SOI FinFET的差异

    在半导体制造领域,晶体管结构的选择如同建筑中的地基设计,直接决定了芯片的性能上限与能效边界。当制程节点推进到22nm以下时,传统平面晶体管已无法满足需求,鳍式场效应晶体管(FinFET) 以其
    的头像 发表于 06-25 16:49 ?824次阅读
    体硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差异

    软通动力与Qualsen(高勘技术)达成战略合作,打造通信行业“资源”智能管理新模式

    近日,软通动力与高勘(广州)技术有限公司(以下简称“高勘”)在广州正式签署战略合作协议。此次合作,双方将围绕运营商资源管理、光纤传感技术合作、海内外市场拓展等领域展开深度合作,联手推动通信行业
    的头像 发表于 06-09 19:16 ?746次阅读

    FinFET与GAA结构的差异及其影响

    本文介绍了当半导体技术从FinFET转向GAA(Gate-All-Around)时工艺面临的影响。
    的头像 发表于 05-21 10:51 ?1203次阅读
    <b class='flag-5'>FinFET</b>与GAA结构的差异及其影响

    FinFET技术在晶圆制造中的优势

    本文通过介绍传统平面晶体管的局限性,从而引入FinFET技术的原理、工艺和优势。
    的头像 发表于 04-14 17:23 ?568次阅读
    <b class='flag-5'>FinFET</b>技术在晶圆制造中的优势

    晶体管栅极结构形成

    栅极(Gate)是晶体管的核心控制结构,位于源极(Source)和漏极(Drain)之间。其功能类似于“开关”,通过施加电压控制源漏极之间的电流通断。例如,在MOS管中,栅极电压的变化会在半导体表面形成导电沟道,从而调节电流的导
    的头像 发表于 03-12 17:33 ?1402次阅读
    晶体管<b class='flag-5'>栅极</b>结构<b class='flag-5'>形成</b>

    为什么采用多晶硅作为栅极材料

    本文解释了为什么采用多晶硅作为栅极材料 ? 栅极材料的变化 ? 如上图,gate就是栅极栅极由最开始的铝栅,到多晶硅栅,再到HKMG工艺中的金属
    的头像 发表于 02-08 11:22 ?705次阅读
    为什么采用多晶硅作为<b class='flag-5'>栅极</b>材料

    AMD Versal自适应SoC器件Advanced Flow概览(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自动为所有 AMD Versal 自适应 SoC 器件启用。请注意,Advanced Flow
    的头像 发表于 01-23 09:33 ?777次阅读
    AMD Versal自适应SoC器件Advanced <b class='flag-5'>Flow</b>概览(下)

    FinFET制造工艺的具体步骤

    本文介绍了FinFET(鳍式场效应晶体管)制造过程中后栅极高介电常数金属栅极工艺的具体步骤。
    的头像 发表于 01-20 11:02 ?3170次阅读
    <b class='flag-5'>FinFET</b>制造工艺的具体步骤

    FinFet Process Flow-源漏极是怎样形成

    本文介绍了FinFet Process Flow-源漏极是怎样形成的。 在FinFET制造工艺中,当完成伪
    的头像 发表于 01-17 11:00 ?1296次阅读
    <b class='flag-5'>FinFet</b> <b class='flag-5'>Process</b> <b class='flag-5'>Flow</b>-源漏极是怎样<b class='flag-5'>形成</b>的

    AMD Versal自适应SoC器件Advanced Flow概览(上)

    在最新发布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是启用了仅适用于 AMD Versal 自适应 SoC 器件的 Advanced Flow 布局布线
    的头像 发表于 01-17 10:09 ?738次阅读
    AMD Versal自适应SoC器件Advanced <b class='flag-5'>Flow</b>概览(上)

    U50的AMD Vivado Design Tool flow设置

    AMD Alveo 加速卡使用有两种流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比较常见的是 Vitis
    的头像 发表于 11-13 10:14 ?961次阅读
    U50的AMD Vivado Design Tool <b class='flag-5'>flow</b>设置

    如何实现“”设备与运维人员的“对话”

    在数字化转型的浪潮中,各类设备与系统如雨后春笋般涌现,为企业运营提供了强大的支撑。然而,在众多设备中,不乏那些缺乏直观交互界面、仅能通过指示灯或简单代码反馈状态的“”设备。这类设备虽功能强大,但却
    的头像 发表于 10-16 15:26 ?564次阅读
    如何实现“<b class='flag-5'>哑</b>”设备与运维人员的“对话”

    五极管帘栅极电压高低的影响

    五极管,也称为五极真空管或五极电子管,是一种在电子学和无线电工程中使用的电子管。它由五个电极组成:阴极(cathode)、控制栅极(control grid)、帘栅极(screen grid)、阳极
    的头像 发表于 09-24 14:34 ?1764次阅读

    栅极驱动ic虚焊会烧吗

    形成良好的电气连接。这种状态下,焊点成为有接触电阻的连接,可能导致电路工作时噪声增大、工作状态不稳定,甚至在某些条件下引发故障。 二、栅极驱动IC虚焊的后果 电路不稳定 :栅极驱动IC虚焊会导致其驱动能力下降,可能无法稳定地
    的头像 发表于 09-18 09:26 ?818次阅读