0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Ansys多物理场解决方案荣获台积电N4工艺技术和FINFLEX?架构认证

jf_0T4ID6SG ? 2022-11-17 15:31 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Ansys凭借实现灵活的功耗/性能权衡,通过台积电N3E工艺技术创新型FINFLEX架构认证

主要亮点

Ansys Redhawk-SC与Ansys Totem电源完整性平台荣获台积电N3E工艺技术的FINFLEX架构认证

此外,该认证也可扩展到台积电N4工艺技术

Ansys宣布Ansys电源完整性解决方案荣获台积电FINFLEX创新架构以及N4工艺技术认证,持续深化与台积电的长期技术合作。凭借台积电FINFLEX架构,Ansys RedHawk-SC和Totem的客户能够在性能-功耗方面进行精细的权衡,从而在不影响性能的情况下降低芯片功耗水平。这对于减少机器学习5G移动和高性能计算(HPC)等众多半导体应用对环境的影响至关重要。此次最新合作,建立在最近Ansys平台获得的台积电N3E工艺认证的基础上。

台积电设计基础架构管理事业部主管Dan Kochpatcharin表示:“我们的FINFLEX创新技术具有无与伦比的灵活性,提供了显著的芯片设计优势与灵活性,可以优化高性能、低功耗或实现两者之间的最佳平衡。我们与Ansys在台积电3nm工艺技术方面的最新合作,让双方客户可以轻松发挥FINFLEX技术的优势,并对RedHawk-SC和Totem提供的电源完整性和可靠性签核验证结果充满信心。

台积电的FINFLEX架构使Ansys RedHawk-SC和Totem客户能够做出精细的速度-功耗权衡,在不牺牲性能的情况下减少芯片的功耗

基于台积电N3E工艺技术,台积电FinFlex架构可为芯片设计人员提供三种面向标准单元实现方案的FIN配置选项:第一种可提供最高性能和最快时钟频率;第二种可提供平衡的效率和性能;第三种可实现超级功耗效率并具有最低漏电和最高密度。利用这样的配置选项,芯片设计人员通过使用同一套设计工具集,就可以为芯片上的各个关键功能块选择最佳的速度-性能选项。

Ansys副总裁兼半导体、电子和光学事业部总经理John Lee表示:“Ansys开发的多物理场仿真与分析工具软件集成平台,将电源管理作为重点,以最大限度降低半导体的设计和运营成本。我们与台积电持续合作,共同推动未来技术可持续发展的目标,让双方客户能够在提升芯片性能的同时降低功耗。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    44

    文章

    5760

    浏览量

    170185
  • 芯片设计
    +关注

    关注

    15

    文章

    1091

    浏览量

    55733
  • ANSYS
    +关注

    关注

    10

    文章

    245

    浏览量

    37210

原文标题:Ansys多物理场解决方案荣获台积电N4工艺技术和FINFLEX?架构认证

文章出处:【微信号:西莫电机论坛,微信公众号:西莫电机论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Simcenter STAR-CCM+物理解决方案:支持在设计早期对实际性能进行预测

    。SimcenterSTAR-CCM+软件提供一系列全面、精确和高效的物理解决方案,可帮助用户减少近似和假设水平,确保预测的设计性能与实际产品相匹配。值得信赖的
    的头像 发表于 06-05 10:26 ?333次阅读
    Simcenter STAR-CCM+<b class='flag-5'>多</b><b class='flag-5'>物理</b><b class='flag-5'>场</b><b class='flag-5'>解决方案</b>:支持在设计早期对实际性能进行预测

    新思科技携手公司开启埃米级设计时代

    新思科技近日宣布持续深化与公司的合作,为公司的先进工艺和先进封装技术提供可靠的EDA和I
    的头像 发表于 05-27 17:00 ?651次阅读

    Cadence携手公司,推出经过其A16和N2P工艺技术认证的设计解决方案,推动 AI 和 3D-IC芯片设计发展

    同时宣布针对台公司 N3C 工艺的工具认证完成,并基于公司最新 A14
    的头像 发表于 05-23 16:40 ?1062次阅读

    西门子与合作推动半导体设计与集成创新 包括N3P N3C A14技术

    西门子和在现有 N3P 设计解决方案的基础上,进一步推进针对台
    发表于 05-07 11:37 ?327次阅读

    AMD实现首个基于N2制程的硅片里程碑

    基于先进2nm(N2)制程技术的高性能计算产品。这彰显了AMD与
    的头像 发表于 05-06 14:46 ?286次阅读
    AMD实现首个基于<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b><b class='flag-5'>N</b>2制程的硅片里程碑

    英特尔18A与N2工艺各有千秋

    TechInsights与SemiWiki近日联合发布了对英特尔Intel 18A(1.8nm级别)和N2(2nm级别)工艺的深度分析
    的头像 发表于 02-17 13:52 ?572次阅读

    苹果M5芯片量产,采用N3P制程工艺

    工艺——N3P。与前代工艺相比,N3P在性能上实现了约5%的提升,同时在功耗方面降低了5%至10%。这一显著的进步意味着,搭载M5芯片的设备将能够提供更强大的处理能力,同时拥有更出色的
    的头像 发表于 02-06 14:17 ?798次阅读

    4nm芯片量产

    率和质量可媲美台湾产区。 此外;还将在亚利桑那州二厂生产领先全球的2纳米制程技术,预计生产时间是2028年。
    的头像 发表于 01-13 15:18 ?998次阅读

    2025年起调整工艺定价策略

    的制程工艺提价,涨幅预计在5%至10%之间。而针对当前市场供不应求的CoWoS封装工艺的提价幅度将更为显著,预计达到15%至20%。
    的头像 发表于 12-31 14:40 ?846次阅读

    2nm工艺将量产,苹果iPhone成首批受益者

    。然而,最新的供应链消息却透露了一个不同的方向。据悉,A19系列芯片将采用的第三代3nm工艺(N3P)进行制造,并将由即将发布的iPh
    的头像 发表于 12-26 11:22 ?758次阅读

    推出“超大版”CoWoS封装,达9个掩模尺寸

    圆上芯片)封装技术,该技术将提供高达9个掩模尺寸的中介层尺寸和12个HBM4内存堆栈。新的封装方法将解决性能要求最高的应用,并让AI(人工智能)和HPC(高性能计算)芯片设计人员能够构建手掌大小的处理器。
    的头像 发表于 12-03 09:27 ?618次阅读

    西门子扩大与合作推动IC和系统设计

    西门子数字化工业软件与进一步扩大合作,基于的新
    发表于 11-27 11:20 ?429次阅读

    谷歌Tensor G系列芯片代工转向

    近日,谷歌Tensor G4将成为该公司最后一款由三星代工的手机芯片。从明年的Tensor G5开始,谷歌将选择作为其新的代工伙伴,并采用
    的头像 发表于 10-24 09:58 ?922次阅读

    美国工厂4nm试产成功

    近日,全球领先的半导体制造商电传来振奋人心的消息,其位于美国亚利桑那州的首座晶圆厂成功完成了4nm(N4工艺的首次试产,标志着这一耗资
    的头像 发表于 09-10 16:10 ?755次阅读

    CoWoS产能将提升4

    先进封装解决方案的激增需求,正全力加速扩充其CoWoS(Chip-on-Wafer-on-Substrate)封装产能。
    的头像 发表于 09-06 17:20 ?1056次阅读