0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速链路时钟抖动规范基础知识

电子设计 ? 来源:网友电子设计发布 ? 作者:网友电子设计发布 ? 2021-11-22 15:52 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

作者:John Johnson,德州仪器

本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。

用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构,根据其开发标准的目标(数据吞吐量和通信距离)确定抖动预算;同时还要考虑到组成通信链路的模块的局限性。

pYYBAGGKc2uAEX5GAABqy1wyoNo165.png

图 1 通信链路—抖动组件

图 1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统(时钟、发送器、通道和接收机)都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性 (DJ) 组件和一个随机组件 (RJ),如图 1 所示。为了实现可接受的通信效果,必须满足下列条件:

poYBAGGKc26AEUq4AAAFxHyIi_0778.png 方程式 1

其中:TJSYS 是总抖动,而 1UI 为1个单位时间间隔(1 比特时间)

总抖动 (TJ) 包括每个子系统决定性抖动和随机抖动的和。由于随机抖动自身的属性,进行这种求和时需要特别注意。随机抖动呈现高斯(随机)分布,并且无边界。因此,随机抖动可表示为一个 RMS 值,并且在规定测量/整合带宽范围内对其进行估算。例如,图 1 所示接收机的抖动测量带宽便为 f2 - f1(参见图 2)。这是因为接收机锁相环路 (PLL) 追踪 f1 以下的抖动(从而排斥它),而发射 PLL 的频率上限为 f2。从接收机的角度来看,使链路性能降低的随机抖动降至这些限制之间。

pYYBAGGKc3GAfx2GAACCQ_fSkFw728.png

图 2 高速通信链路—随机抖动测量带宽

由于随机抖动是随机过程产生的结果,系统总随机抖动的计算需要进行方和根 (RSS) 计算,如方程式2所示:

poYBAGGKc3SAfP72AAAHaCjAS1I601.png

方程式 2

决定性抖动源和的计算很简单:

pYYBAGGKc3eAM8SqAAAGOJyHLcQ677.png 方程式 3

最后,可对系统总抖动进行估算,由此可以实现链路预算;但是,还需要做更多的工作。这种计算涉及统计数学。需要用到一种被称之为 Q 因数的参数(参见表 1)。Q 因数的大小具体取决于误码率 (BER),同时还要根据链路性能/可靠性目标来选择。由于随机抖动的无边界属性,(最终)会出现误码。例如,10-8 的 BER 意味着,每发送 100,000,000 比特便会有一个比特被错误解释。现代的通信系统通常会要求一个达到或者超过 10-12 以上的 BER。

系统总抖动(以及链路预算)可使用方程式 4 计算得到:

poYBAGGKc3mAL-HxAAAIk96MorI556.png 方程式 4

例如,10-14 的 BER 时,总抖动为:

poYBAGGKc3yAWxA-AAAII3DhBHA153.png 方程式 5

本文讨论了构成总抖动预算的一些参数。下一次,我们将探讨时钟,并研究随机抖动和相位噪声之间的关系。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 嵌入式
    +关注

    关注

    5158

    文章

    19730

    浏览量

    318607
  • 模拟
    +关注

    关注

    7

    文章

    1438

    浏览量

    84606
  • 时钟
    +关注

    关注

    11

    文章

    1903

    浏览量

    133365
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    差分输出VCXO:低抖动时钟源助力光通信系统精密同步

    高速光通信系统中,时钟信号的相位稳定性与输出结构决定了整个的同步能力与数据可靠性。传统的CMOS单端输出振荡器难以满足SerDes、CDR、PAM4调制等对低
    的头像 发表于 06-25 11:00 ?1163次阅读
    差分输出VCXO:低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b>源助力光通信系统精密同步

    14差分输出时钟抖动消除器SC6302,兼容HMC7044

    14差分输出时钟抖动消除器SC6302,兼容HMC7044
    的头像 发表于 03-05 10:18 ?451次阅读
    14<b class='flag-5'>路</b>差分输出<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>消除器SC6302,兼容HMC7044

    电源轨噪声对系统时钟抖动的影响

    通过上一期我们了解到:数字电子产品中电源轨噪声和时钟抖动是有关联的,以及测量电源轨噪声的方案,接下来我们基于实际测量,揭示电源轨噪声对系统时钟抖动的影响。
    的头像 发表于 11-22 16:11 ?729次阅读
    电源轨噪声对系统<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的影响

    LMK1D1208低附加抖动、八LVDS输出时钟缓冲器评估板

    电子发烧友网站提供《LMK1D1208低附加抖动、八LVDS输出时钟缓冲器评估板.pdf》资料免费下载
    发表于 11-16 15:00 ?0次下载
    LMK1D1208低附加<b class='flag-5'>抖动</b>、八<b class='flag-5'>路</b>LVDS输出<b class='flag-5'>时钟</b>缓冲器评估板

    高速数模转换器基础知识

    电子发烧友网站提供《高速数模转换器基础知识.pdf》资料免费下载
    发表于 10-18 11:19 ?0次下载
    <b class='flag-5'>高速</b>数模转换器<b class='flag-5'>基础知识</b>

    高速模数转换器基础知识

    电子发烧友网站提供《高速模数转换器基础知识.pdf》资料免费下载
    发表于 10-18 10:31 ?0次下载
    <b class='flag-5'>高速</b>模数转换器<b class='flag-5'>基础知识</b>

    信号基础知识

    ,包括模拟信号处 理以及支持这些功能所必须的器件。欢迎多提保贵意见和建议。 早在推出这本信号基础知识合集之前,我们还推出了《电源开关设计秘笈 30 例》和《放大器和转换器模拟设计技巧》两本电子书,都受到了良好的反馈,
    发表于 10-09 10:58 ?1次下载

    信号基础知识合辑2

    ,包括模拟信号处 理以及支持这些功能所必须的器件。欢迎多提保贵意见和建议。 早在推出这本信号基础知识合集之前,我们还推出了《电源开关设计秘笈 30 例》和《放大器和转换器模拟设计技巧》两本电子书,都受到了良好的反馈,
    发表于 10-09 10:46 ?1次下载

    了解高速56G PAM-4串行时钟需求

    电子发烧友网站提供《了解高速56G PAM-4串行时钟需求.pdf》资料免费下载
    发表于 09-23 11:36 ?0次下载
    了解<b class='flag-5'>高速</b>56G PAM-4串行<b class='flag-5'>链</b><b class='flag-5'>路</b>的<b class='flag-5'>时钟</b>需求

    CDCM61004四输出、集成VCO、低抖动时钟发生器数据表

    电子发烧友网站提供《CDCM61004四输出、集成VCO、低抖动时钟发生器数据表.pdf》资料免费下载
    发表于 08-22 09:21 ?0次下载
    CDCM61004四<b class='flag-5'>路</b>输出、集成VCO、低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b>发生器数据表

    CDCE72010十输出高性能时钟同步器、抖动消除器和时钟分配器数据表

    电子发烧友网站提供《CDCE72010十输出高性能时钟同步器、抖动消除器和时钟分配器数据表.pdf》资料免费下载
    发表于 08-21 09:26 ?0次下载
    CDCE72010十<b class='flag-5'>路</b>输出高性能<b class='flag-5'>时钟</b>同步器、<b class='flag-5'>抖动</b>消除器和<b class='flag-5'>时钟</b>分配器数据表

    时钟抖动时钟偏移的区别

    时钟抖动(Jitter)和时钟偏移(Skew)是数字电路设计中两个重要的概念,它们对电路的时序性能和稳定性有着显著的影响。下面将从定义、原因、影响以及应对策略等方面详细阐述时钟
    的头像 发表于 08-19 18:11 ?2234次阅读

    FPGA如何消除时钟抖动

    在FPGA(现场可编程门阵列)设计中,消除时钟抖动是一个关键任务,因为时钟抖动会直接影响系统的时序性能、稳定性和可靠性。以下将详细阐述FPGA中消除
    的头像 发表于 08-19 17:58 ?2915次阅读

    简述时钟抖动的产生原因

    时钟抖动(Clock Jitter)是时钟信号领域中的一个重要概念,它指的是时钟信号时间与理想事件时间的偏差。这种偏差不仅影响数字电路的时序性能,还可能对系统的稳定性和可靠性造成不利影
    的头像 发表于 08-19 17:58 ?4063次阅读

    抖动与相位噪音的基础知识

    【序文】近年,伴随影像传输等普及,骨干网中流过的通信量有增无减,通信的高速、大容量化进展迅速。在这种情况下,高速化通信基础设施对高频且输出信号稳定的基准信号源的需求十分强烈。抖动(Jitter
    的头像 发表于 08-14 16:52 ?711次阅读
    <b class='flag-5'>抖动</b>与相位噪音的<b class='flag-5'>基础知识</b>