0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

剖析verilog2005的骚操作之对数函数

玩儿转FPGA ? 来源:玩儿转FPGA ? 作者:玩儿转FPGA ? 2021-10-09 15:29 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

小技巧分享:

verilog下取对数其实可用$clog2这个系统函数,和自己找代码里面写入function是同样的效果,但是方便的多。这是verilog 2005就开始支持的标准,所以vivado也是支持的,我试了2017.4及以后的版本都可以支持,放心用。

***友情提示:所有支持verilog2005标准的编译器都可以用这个函数,所以使用之前确定编译器是否支持这个标准,还有考虑好后期可移植性的影响

这个是可编译的函数大家可以把她当做宏定义函数一样看待。这操作好玩吗?好玩就赶紧升级编译器吧,新标准总是有很多的改进,如果想了解一些更有意思的东西欢迎关注我,我是最骚的FPGAer。

这里附上常用的自定义log2函数,供大家白嫖。图片不清晰尽请担待。

2b872df8-2235-11ec-82a8-dac502259ad0.jpg

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1646

    文章

    22098

    浏览量

    620814
  • 函数
    +关注

    关注

    3

    文章

    4388

    浏览量

    65318
  • 代码
    +关注

    关注

    30

    文章

    4908

    浏览量

    71248
  • 编译
    +关注

    关注

    0

    文章

    680

    浏览量

    34319

原文标题:verilog2005的骚操作之对数函数

文章出处:【微信号:HaveFunFPGA,微信公众号:玩儿转FPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    迅为RK3568驱动指南GPIO子系统 GPIO操作函数实验

    迅为电子RK3568开发板驱动指南GPIO子系统 GPIO操作函数实验
    的头像 发表于 05-28 15:24 ?556次阅读
    迅为RK3568驱动指南GPIO子系统 GPIO<b class='flag-5'>操作</b><b class='flag-5'>函数</b>实验

    verilog模块的调用、任务和函数

    在做模块划分时,通常会出现这种情形,某个大的模块中包含了一个或多个功能子模块,verilog是通过模块调用或称为模块实例化的方式来实现这些子模块与高层模块的连接的.
    的头像 发表于 05-03 10:29 ?807次阅读
    <b class='flag-5'>verilog</b>模块的调用、任务和<b class='flag-5'>函数</b>

    FPGA Verilog HDL语法编译预处理

    Verilog HDL语言和C语言一样也提供了编译预处理的功能。“编译预处理”是Verilog HDL编译系统的一个组成部分。Verilog HDL语言允许在程序中使用几种特殊的命令(它们不是一般
    的头像 发表于 03-27 13:30 ?719次阅读
    FPGA <b class='flag-5'>Verilog</b> HDL语法<b class='flag-5'>之</b>编译预处理

    Verilog中signed和$signed()的用法

    吗?其实不是的,因为有符号数和无符号数据的加法强结果和乘法器结构是一样的,signed的真正作用是决定如何对操作数扩位的问题。 2、verilog中的加法和乘法操作前,会先对操作数据扩
    的头像 发表于 02-17 17:47 ?764次阅读
    <b class='flag-5'>Verilog</b>中signed和$signed()的用法

    TSC2005EVM和TSC2005EVM-PDK用户指南

    电子发烧友网站提供《TSC2005EVM和TSC2005EVM-PDK用户指南.pdf》资料免费下载
    发表于 12-19 15:45 ?0次下载
    TSC<b class='flag-5'>2005</b>EVM和TSC<b class='flag-5'>2005</b>EVM-PDK用户指南

    Verilog 与 ASIC 设计的关系 Verilog 代码优化技巧

    Verilog与ASIC设计的关系 Verilog作为一种硬件描述语言(HDL),在ASIC设计中扮演着至关重要的角色。ASIC(Application Specific Integrated
    的头像 发表于 12-17 09:52 ?1142次阅读

    Verilog 测试平台设计方法 Verilog FPGA开发指南

    Verilog测试平台设计方法是Verilog FPGA开发中的重要环节,它用于验证Verilog设计的正确性和性能。以下是一个详细的Verilog测试平台设计方法及
    的头像 发表于 12-17 09:50 ?1231次阅读

    Verilog与VHDL的比较 Verilog HDL编程技巧

    Verilog 与 VHDL 比较 1. 语法和风格 VerilogVerilog 的语法更接近于 C 语言,对于有 C 语言背景的工程师来说,学习曲线较平缓。它支持结构化编程,代码更直观,易于
    的头像 发表于 12-17 09:44 ?1933次阅读

    使用Phase Lab2024A计算示踪扩散系数的操作步骤

    计算示例为Fe-Mn二元系,选择固定成分,绘制示踪扩散系数随温度的变化曲线,Mn元素为主变元素,这里取值0.2(摩尔分数),Fe为剩余元素,计算结果将通过温度的倒数1000/T为横坐标,10为底的对数函数值为纵坐标进行曲线绘制。以下是操作的分解步骤和计算结果。 ①第一步
    的头像 发表于 11-22 10:08 ?746次阅读
    使用Phase Lab2024A计算示踪扩散系数的<b class='flag-5'>操作</b>步骤

    对数网线有8对的吗

    对数网线确实有8对的。大对数网线是一种用于大量数据传输的通信线缆,其内部包含多对双绞线,这些双绞线以特定的方式排列和绞合,以提供最佳的传输性能和抗干扰能力。 在市场上,大对数网线的对数
    的头像 发表于 11-07 10:19 ?629次阅读

    如何自动生成verilog代码

    介绍几种自动生成verilog代码的方法。
    的头像 发表于 11-05 11:45 ?1185次阅读
    如何自动生成<b class='flag-5'>verilog</b>代码

    SUMIF函数与SUMIFS函数的区别

    SUMIF函数和SUMIFS函数都是Excel中用于条件求和的函数,它们可以帮助用户根据特定的条件对数据进行求和。尽管它们的基本功能相似,但在使用场景和功能上存在一些差异。以下是对这两
    的头像 发表于 10-30 09:51 ?8021次阅读

    SUMIF函数使用教程

    SUMIF函数是Excel中非常实用的函数之一,能够根据指定条件对数据进行筛选和求和操作。以下是对SUMIF函数使用方法的详细教程: 一、基
    的头像 发表于 10-30 09:50 ?3059次阅读

    Verilog HDL的基础知识

    本文继续介绍Verilog HDL基础知识,重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。
    的头像 发表于 10-24 15:00 ?1302次阅读
    <b class='flag-5'>Verilog</b> HDL的基础知识

    RTOS中钩子函数的用途及用法

    在很多操作系统中,都存在这样一类API函数接口:HOOK函数(也叫钩子函数)。
    的头像 发表于 10-23 16:25 ?872次阅读
    RTOS中钩子<b class='flag-5'>函数</b>的用途及用法