0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速PCB设计中影响信号质量的5大问题

GLeX_murata_eet ? 来源:村田中文技术社区 ? 作者:村田中文技术社区 ? 2021-01-14 15:15 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在高速PCB设计中,“信号”始终是工程师无法绕开的一个知识点。不管是在设计环节,还是在测试环节,信号质量都值得关注。在本文中,我们主要来了解下影响信号质量的5大问题。

根据目前工作的结论,信号质量常见的问题主要表现在五个方面:过冲,回冲,毛刺,边沿,电平。

e0089680-4429-11eb-8b86-12bb97331649.png

01 过冲

e0a18ec6-4429-11eb-8b86-12bb97331649.png

过冲图

过冲带来的问题是容易造成器件损坏,过冲过大也容易对周围的信号造成串扰。造成过冲大的原因是不匹配,消除的方法有始端串电阻或末端并阻抗(或电阻)。

02 毛刺

e0ec8cf0-4429-11eb-8b86-12bb97331649.png

毛刺图

毛刺作用在高速器件上,容易造成误触发、控制信号控制错误或时钟信号相位发生错误等问题,毛刺脉冲带来的问题多发生在单板工作不稳定或器件替代后出现问题。造成毛刺的原因很多,比如逻辑冒险,串扰、地线反弹等,其消除的方法也不尽相同。

03 边沿

e1391066-4429-11eb-8b86-12bb97331649.png

边沿图

边沿速度缓慢发生在信号线上时,会造成数据采样错误。其产生原因通常是输出端容性负载过大(负载数量过多),输出是三态时充(放)电电流小等原因。

04 回冲

e17ca9b6-4429-11eb-8b86-12bb97331649.png

回冲图

回冲产生的原因是信号线不匹配或多负载等原因,消除的方法是加匹配电阻或调整总线的拓扑结构。

05 电平

e1c4962c-4429-11eb-8b86-12bb97331649.png

电平图

输入电平幅度不符合要求时,会造成器件输出错误。导致电平异常的原因主要有:输出过载,电平不匹配,三态总线、总线冲突等原因。


扩展

工程师在进行信号质量测试时,应该具备以下三方面的知识:

1)对测量工具(示波器)有清楚的了解,要了解示波器的性能,掌握示波器及其探头的使用,清楚信号质量异常的测试与示波器菜单设置间的配合关系。

2)对异常的信号形式有全面和清楚的认识,对异常信号的异常指标有了解。

3)对被测单板的原理电路有一定的认识和了解,要求能够对信号进行分类,了解板上的关键器件、关键总线、关键信号的信号质量要求和相关时序参数。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4373

    文章

    23562

    浏览量

    412586
  • 阻抗
    +关注

    关注

    17

    文章

    975

    浏览量

    47709
  • 信号质量
    +关注

    关注

    0

    文章

    9

    浏览量

    6906

原文标题:高速PCB设计中影响信号质量的5个方面

文章出处:【微信号:murata-eetrend,微信公众号:murata-eetrend】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    高速PCB设计挑战 Allegro Skill布线功能 自动创建match_group

    在进行高速PCB设计的过程中,常常会遇到一个挑战,那就是高速信号的时序匹配问题。为了确保信号的同步到达,设计者需要对特定的
    的头像 发表于 06-16 11:54 ?1469次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>挑战  Allegro Skill布线功能 自动创建match_group

    PCB设计如何用电源去耦电容改善高速信号质量

    高速先生则默默的看向本文的标题:如何用电源去耦电容改善高速信号质量? 没错,高速先生做过类似的案例。 如前所述,我们的Layout攻城狮经
    发表于 05-19 14:28

    PCB设计如何用电源去耦电容改善高速信号质量

    PCB设计电源去耦电容改善高速信号质量?!What?Why? How?
    的头像 发表于 05-19 14:27 ?263次阅读
    <b class='flag-5'>PCB设计</b>如何用电源去耦电容改善<b class='flag-5'>高速</b><b class='flag-5'>信号</b><b class='flag-5'>质量</b>

    DDR模块的PCB设计要点

    高速PCB设计中,DDR模块是绝对绕不过去的一关。无论你用的是DDR、DDR2还是DDR3,只要设计不规范,后果就是——信号反射、时序混乱、系统频繁死机。
    的头像 发表于 04-29 13:51 ?1522次阅读
    DDR模块的<b class='flag-5'>PCB设计</b>要点

    揭秘PCB阻抗在高速信号传输中的重要性

    ,对更高速度、更大功能和更紧凑设计的需求使得PCB阻抗的精确控制成为PCB设计和制造过程中至关重要的一环。理解和管理PCB阻抗对于确保信号
    的头像 发表于 02-27 09:24 ?523次阅读

    LVDS连接器PCB设计与制造

    高速数据传输需求。 2、低功耗 低电压传输设计,减少功耗和热量产生。 3、抗干扰能力强 差分信号传输有效减少共模干扰和噪声影响。 4、体积小 节省PCB板空间,适应紧凑型设备设计。 5
    发表于 02-18 18:18

    PCB倒角对信号质量的影响

    线,减少阻抗不连续点,尤其是在高速信号设计中。增加PCB铜箔的粘合性,提高产品可靠性。倒角的类型:圆角:设计复杂,通常用于高速信号走线,阻抗
    的头像 发表于 12-30 18:28 ?2718次阅读
    <b class='flag-5'>PCB</b>倒角对<b class='flag-5'>信号</b><b class='flag-5'>质量</b>的影响

    深度解析:PCB高速信号传输中的阻抗匹配与信号完整性

    一站式PCBA智造厂家今天为大家PCB设计中什么是高速信号?PCB设计中为什么高频会出现信号失真。在电子设备制造中,
    的头像 发表于 12-30 09:41 ?784次阅读

    高速PCB设计EMI防控手册:九大关键步骤详解

    一站式PCBA智造厂家今天为大家讲讲高速PCB设计EMI有什么规则?高速PCB设计EMI九大关键规则。随着电子产品信号上升沿时间的缩短和
    的头像 发表于 12-24 10:08 ?636次阅读

    PCB设计中的Stub对信号传输的影响

    PCB设计中应尽量减少Stub的存在,或者在无法完全避免Stub的情况下,通过优化Stub的长度和几何形状来降低它们对信号的影响。
    的头像 发表于 12-20 18:28 ?215次阅读
    <b class='flag-5'>PCB设计</b>中的Stub对<b class='flag-5'>信号</b>传输的影响

    高速PCB设计指南

    如今,可以认为大多数PCB存在某种类型的信号完整性问题的风险,这种问题通常与高速数字设计相关。高速PCB设计和布局专注于创建不易受
    的头像 发表于 10-18 14:06 ?1982次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>指南

    专业PCB设计,高速PCB设计,PCB设计外包, PCB Layout,PCB Design,PCB画板公司,PCB设计公司,迅安通科技公司介绍

    专业PCB设计,高速PCB设计,PCB设计外包, PCB Layout,PCB Design,
    发表于 10-13 15:48

    高速PCB信号完整性分析及应用

    电子发烧友网站提供《高速PCB信号完整性分析及应用.pdf》资料免费下载
    发表于 09-21 14:14 ?6次下载

    高速PCB信号和电源完整性问题的建模方法研究

    高速PCB信号和电源完整性问题的建模方法研究
    发表于 09-21 14:13 ?1次下载

    高速PCB信号完整性设计与分析

    高速PCB信号完整性设计与分析
    发表于 09-21 11:51 ?4次下载