SDRAM的功耗来源?
在现代的通信及基于FPGA的图像数据处理系统中，经常要用到大容量和高速度的存储器。SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。在各种的随机存储器件中，SDRAM的价格低，体积小和速度快，容量大等优点而获得大家的青睐。
SDRAM功耗来源
SDRAM内部一般分为多个存储体，通过行、列地址分时复用，系统地址总线对不同存储体内不同页面的具体存储单元进行寻址。SDRAM每个存储体有即激活状态和关闭状态2个状态，。在一次读写访问完毕后，维持存储体激活状态称为开放的页策略（open-page policy） ，页面寄存器中保存已经打开的行地址，直到它不得不被关闭，比如要执行刷新命令等;访问完毕后关闭存储体称为封闭的页策略（close-page policy）。
为了更好地决定选择哪种策略，需要熟悉SDRAM 功耗的特点。SDRAM的功耗主要有激活关闭存储体、读写和刷新3个来源。在大部分程序中，激活关闭存储体引起的功耗占到访存操作的总功耗的一半以上I3。图1给出了对同一SDRAM行进行读写时，采用开放的页策略和封闭的页策略的功耗比较（假设激活关闭存储体一次消耗功耗为1） ，经计算可知，若连续的几个读写操作在同一行，采用开放的页策略可以节省功耗。
图1开放的页策略和关闭的页策略的功耗比较
根据上面对SDRAM功耗的特点的分析可知，尽量减少激活/关闭存储体引起的附加功耗开销，是优化SDRAM存储系统功耗的根本，另外不能忽视一直处于激活状态的存储体带来的功耗。
责任编辑：xj
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1647文章
22111浏览量
621310 -
SDRAM
+关注
关注
7文章
443浏览量
56540 -
通信
+关注
关注
18文章
6224浏览量
138242
发布评论请先 登录
相关推荐
热点推荐
F429同时使用SDRAM和SRAM？
两个总线能不能同时使用，用了华邦的SDRAM发现SDRAM数据高概率读写错误，但是用ISSI的没问题。如果不对外部SRAM读写就正常。
发表于 08-12 06:56
DDR3 SDRAM配置教程
DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代产品，相较于DDR2，DDR3有更高的运行性能与更低的电压。
SDRAM控制器的设计——Sdram_Control.v代码解析（异步FIFO读写模块、读写SDRAM过程）
前言 SDRAM控制器里面包含5个主要的模块，分别是PLL模块，异步FIFO 写模块，异步FIFO读模块，SDRAM接口控制模块，SDRAM指令执行模块。 其中异步FIFO模块解读
SDRAM控制器设计之异步FIFO的调用
为了加深读者对 FPGA 端控制架构的印象，在数据读取的控制部分，首先我们可以将SDRAM 想作是一个自来水厂，清水得先送至用户楼上的水塔中存放，在家里转开水龙头要用水时，才能及时供应，相同
SDRAM控制器设计之command.v代码解析
command.v文件对应图中SDRAM指令执行模块，它会从SDRAM接口控制模块接收指令，然后产生控制信号直接输出到SDRAM器件来完成所接收指令的动作。
EE-178：ADSP-TS101S TigerSHARC片上SDRAM控制器
电子发烧友网站提供《EE-178：ADSP-TS101S TigerSHARC片上SDRAM控制器.pdf》资料免费下载
发表于 01-14 15:00
?0次下载
DDR内存与SDRAM的区别 DDR4内存与DDR3内存哪个好
DDR内存与SDRAM的区别 1. 定义与起源 SDRAM (Synchronous Dynamic Random Access Memory) ：同步动态随机存取存储器，是一种早期的内存技术，它与
ARM开发板的功耗分析与优化
随着移动设备和物联网设备的快速发展，对低功耗的需求日益增长。 1. 功耗的来源 ARM开发板的功耗主要来源于以下几个方面： CPU
DDR4 SDRAM控制器的主要特点
设计和功能对于提升系统性能、降低功耗以及增强数据可靠性起着至关重要的作用。以下是对DDR4 SDRAM控制器主要特点的详细分析，旨在覆盖其关键功能、性能提升、技术优化以及应用优势等方面。
工商网监
评论