0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何通过虚拟制造提高7nm良率

lPCU_elecfans ? 来源:泛林集团 ? 作者:泛林集团 ? 2020-09-04 17:39 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

通过失效分类、良率预测和工艺窗口优化实现良率预测和提升 器件的良率在很大程度上依赖于适当的工艺规格设定和对制造环节的误差控制,在单元尺寸更小的先进节点上就更是如此。过去为了识别和防止工艺失效,必须要通过大量晶圆的制造和测试来收集数据,然后对采集到的数据进行相关性分析,整个过程费时且昂贵。如今半导体虚拟制造工具(例如SEMulator3D)的出现改变了这一现状,让我们可以在“虚拟”环境下完成以上实验。甚至在硅材料中进行工艺实验之前,虚拟制造就可以用于了解工艺之间的相互影响和工艺步骤灵敏度以实现最大化良率。本文将通过一个简单示例来演示如何通过虚拟制造来提升7nm节点特定结构的良率,其中使用到的技术包括失效分类、良率预测和工艺窗口优化。

良率提升与失效分类

A.失效分类定义 边缘定位误差是导致后段制程良率损失的主要失效模式[1]。下面用简单实例说明,假设M1由金属A(MA)和金属B(MB)组成【通常由LELE(光刻-刻蚀-光刻-刻蚀),或自对准双重图形化技术(SADP)工艺产生】,而接触孔(VC)被设计连接到MB。 金属关键尺寸CD(或SADP工艺中的心轴CD)或VC CD或金属至VC的套准精度存在工艺误差,会引起因通孔和金属层之间产生边缘定位误差而导致的良率损失。 如下失效分类分别对应不同的CD和套准误差组合(见图1):

高接触电阻(HR):VC和MB接触面积过小

VC-MA漏电(VML):VC至MA的距离过小

MA-MB漏电(MML):MA至MB的距离过小

VC-MB开路(VMO):VC未接触MB,两者之间没有重叠

VC-MA短路(VMS):VC接触MA,两者之间有部分重叠

图1. 分类图示(a)合格,(b)HR,(c)VML,(d)MML,(e)VMO,(f)VMS B.结构构建与校准,以及失效模式生成与识别 为了演示如何通过虚拟制造提高良率,现构建一个7nm的 VC和M1工艺。在生成并校准虚拟工艺结构之后,执行一系列虚拟量测步骤。图2展示了在虚拟结构上相应的测量位置,根据测量结果,可以将当前失效纳入相应的失效分类。

图2 虚拟测量(结构检索)(a)VA-MA最小接触面积,(b)VA-MB最小距离,(c)MA-MB最小距离,(d)VB-MB最大接触面积 基于特定的规格和规则,可以根据测量结果自动实现失效模式分类。 C.良率预测和失效模式排行 在实际的制造过程中,心轴/通孔 CD和套准精度等工艺参数被控制在以目标值为中心一定宽度的范围内分布。通过SEMulator3D可自动执行实验设计(DOE)并生成和收集由用户定义的平均值和范围宽度/标准差。根据收集的数据和预先设定的良率规则,即可计算出合格率或良率(即在特定输入条件下,通过合格次数与检验总次数的比率)。用户还可以根据生成的测量结果与失效规则做对比,对失效进行自定义分类。 我们首先确定了MCD(心轴CD)、VCD(通孔CD)、SPT(侧墙厚度)和MVO(轴心-VCX轴方向套准精度)的均值移动范围及其分布宽度,之后执行实验设计,用蒙特卡洛模拟方法执行3000次虚拟实验测试。图3(a, b)为四种不同输入条件下的失效类别汇总条形图和良率汇总表,通过这些图表可以看出特定输入条件下发生各种失效的概率大小并由此判断出各类失效模式对良率的影响。

图3. 特定MCD/ VCD/ MVO条件下的良率情况。(a)失效模式条形图,(b)良率汇总 D.工艺窗口优化 在工艺开发过程中,开展上述分析可能会引发一系列其他问题,例如预测所得的良率是否合理?是否可通过调整规格均值获得更高的良率?放宽工艺分布宽度要求的同时能否保持良率?如果无法达到满意的良率结果,是否可以通过收紧分布宽度以达到目标良率,以及收紧程度如何?要回答上述问题就要用到SEMulator3D中的工艺窗口优化(PWO)功能。该功能可以自动搜索具有固定分布宽度的均值组合,然后再根据所收集的数据得出最高良率(合格率)的最佳工艺窗口。 表1 所示为工艺参数优化前,优化后,优化后+收紧SPT厚度条件下的良率及其对应的工艺窗口。通过该表可以看出,只需优化工艺规格均值即可将良率从48.4%提高至96.6%,接下来只需进一步收紧SPT分布宽度值即可获得99%的目标良率。

表1.不同输入条件下的良率汇总表

结论

本文探讨了如何通过虚拟制造提高良率。文中实例采用了因边缘定位误差导致VC-M1良率损失的7nm 6T SRAM模型,采用的技术包括结构构建、模型校准、虚拟量测、失效分类、良率预测和工艺窗口优化。分析结果表明通过工艺窗口优化功能和收紧规格要求可以将良率从48.4%提高到99.0%。可以看出,虚拟制造可广泛应用于各种良率提升研究,而这些研究的结果将推动半导体工艺和技术的发展。 作者:泛林集团


原文标题:如何识别和防止7nm工艺失效

文章出处:【微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 7nm
    7nm
    +关注

    关注

    0

    文章

    267

    浏览量

    35955

原文标题:如何识别和防止7nm工艺失效

文章出处:【微信号:elecfans,微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    三星在4nm逻辑芯片上实现40%以上的测试

    %左右开始,随着进入量产阶段,会逐渐提高”。 星电子将在 12Hi HBM4 中采用 1c nm DRAM 内存芯片和 4nm 逻辑芯片
    发表于 04-18 10:52

    台积电2nm制程已超60%

    据外媒wccftech的报道,台积电2nm制程取得了突破性进展;苹果的A20芯片或成首发客户;据Wccftech的最新消息显示,台积电公司已启动2nm测试晶圆快速交付计划,当前试产
    的头像 发表于 03-24 18:25 ?877次阅读

    逻辑集成电路制造提升与缺陷查找

    本文介绍了逻辑集成电路制造中有关提升以及对各种失效的分析。
    的头像 发表于 02-26 17:36 ?1123次阅读
    逻辑集成电路<b class='flag-5'>制造</b>中<b class='flag-5'>良</b><b class='flag-5'>率</b>提升与缺陷查找

    三星电子1c nm内存开发里程碑推迟

    据韩媒报道,三星电子已将其1c nm DRAM内存开发的里程碑时间推迟了半年。原本,三星计划在2024年底将1c nm制程DRAM的
    的头像 发表于 01-22 15:54 ?680次阅读

    三星1c nm DRAM开发里程碑延期

    据韩媒MoneyToday报道,三星电子已将其1c nm(1-cyano nanometer)DRAM内存开发的里程碑时间从原定的2024年底推迟至2025年6月。这一变动可能对三星在HBM4
    的头像 发表于 01-22 14:27 ?735次阅读

    三星重启1b nm DRAM设计,应对与性能挑战

    近日,据韩媒最新报道,三星电子在面对其12nm级DRAM内存产品的和性能双重困境时,已于2024年底作出了重要决策。为了改善现状,三星决定在优化现有1b nm工艺的基础上,全面重新
    的头像 发表于 01-22 14:04 ?1017次阅读

    集成电路制造损失来源及分类

    本文介绍了集成电路制造损失来源及分类。 的定义
    的头像 发表于 01-20 13:54 ?1036次阅读
    集成电路<b class='flag-5'>制造</b>中<b class='flag-5'>良</b><b class='flag-5'>率</b>损失来源及分类

    如何提高锡膏印刷

    提高锡膏印刷,可以从以下几个方面着手。
    的头像 发表于 01-07 16:00 ?512次阅读

    芯片相关知识点详解

    芯片(或成品)是指在芯片制造过程中,从一片晶圆上生产出的芯片中,能正常工作的比例,即合格芯片数量与总芯片数量的比率。
    的头像 发表于 12-30 10:42 ?4094次阅读
    芯片<b class='flag-5'>良</b><b class='flag-5'>率</b>相关知识点详解

    台积电2nm芯片试产达60%以上,有望明年量产

    近日,全球领先的半导体制造商台积电在新竹工厂成功试产2纳米(nm)芯片,并取得了令人瞩目的成果。试产结果显示,该批2nm芯片的已达到60
    的头像 发表于 12-09 14:54 ?1138次阅读

    虚拟制作技术在广告领域中的应用与挑战

    技术的每一次革新都为创意的实现提供了更多可能。随着虚拟制作技术日趋成熟及其在广告领域全流程的应用,广告内容制作进入到了更高效的数字化时代。在刚刚落幕的第三届上海国际虚拟制作大会暨展览会(VPS
    的头像 发表于 12-06 09:39 ?1067次阅读

    晶圆制造限制因素简述(1)

    。累积等于这个单独电路的简单累积fab计算。请注意,即使有非常高的单个站点,随着晶圆
    的头像 发表于 10-09 09:50 ?1388次阅读
    晶圆<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素简述(1)

    浅谈影响晶圆分选的因素(2)

    在晶圆制造率部分讨论的工艺变化会影响晶圆分选。在制造区域,通过抽样检查和测量技术检测工艺变
    的头像 发表于 10-09 09:45 ?1198次阅读
    浅谈影响晶圆分选<b class='flag-5'>良</b><b class='flag-5'>率</b>的因素(2)

    晶圆制造限制因素简述(2)

    硅晶圆相对容易处理,并且良好的实践和自动设备已将晶圆断裂降至低水平。然而,砷化镓晶圆并不是那么坚韧,断裂是主要的晶圆限制因素。在砷化镓制造线上,电路的售价很高,通常会处理部分晶圆。
    的头像 发表于 10-09 09:39 ?1076次阅读
    晶圆<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素简述(2)

    所谓的7nm芯片上没有一个图形是7nm

    本身做过深入解释和探讨当然,关于国产7nm工艺技术的具体来源细节,我其实了解也不多,也不方便公开讨论。但至少我觉得有必要写些文字给非半导体制造行业的人士讲解一下,一
    的头像 发表于 10-08 17:12 ?904次阅读
    所谓的<b class='flag-5'>7nm</b>芯片上没有一个图形是<b class='flag-5'>7nm</b>的