芯文芯事丨如何挑选用于PS8902光电耦合器电路的电阻

设计一个光耦电路是很简单的，但是要实现一个可靠的，无故障的设计，还是需要考虑很多方面的。首先，原理图设计会明确指出电源电压为5.0V和3.3V，但是实际情况会有所偏差。需要了解的是偏差会有多大。假设电源偏差在±10%之内，这意味着电压可以低至4.5V和3.0V。

首先计算输入电阻值，即R1。需要为发光二极管选择一个合适的IF 。一般设置5mA作为一个安全值，这样不会导致过载或者使发光二极管老化过快。

根据PS8902数据表，发射极的VF可高达1.85V。因为没有设置IF=16mA,所以实际的VF值会比较小，但这里仍然采用1.85V是为了安全以及有足够的余量。

可用于驱动发射极的电压为电源电压减去发射极正向电压（VF），在这种情况下的VF假设为0，这样就能足够接近FET的驱动电压。

(标准值)

发射极电流（5mA）通过电流传输比（CTR）耦合输出。

数据表显示，CTR可低至15%。

这表明5mA发射极电流可低至750μA。

CTR随时间的推移而衰减。衰减幅度取决于使用环境以及驱动发射器的程度（本示例中，对其驱动程度不是很高）。保守估计，衰减幅度为每年2%。对于此示例，假设该设计的预期运行寿命为10年；则10年内每年降低2%，会使输出电流从750μA变为610μA。

面对的挑战是确保逻辑门识别ON状态，这表示逻辑门电压必须低于低VCC的30%或0.9V。

610μA电流通过R2，栅极输入端需要小于0.9V的电压，这需要在R2产生2.1V压降。

在确定这个设计之前，先检查一下。需要确保检测晶体管中的漏电流，在R2上产生电压压降后，提供给栅极的电压仍将被检测为逻辑高电平。

流过R2的500nA只产生1.7mV的压降，因此保持栅极电压高于2.52V没有问题。