0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技加快下一代设计 设计平台成功获的TSMC 5nm EUV工艺技术认证

西西 ? 作者:厂商供稿 ? 2018-10-23 14:29 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

此项认证为先进客户设计提供了经过验证的、可随时投产的流程。

重点:

IC Compiler II和Design Compiler Graphical提供了统一流程,实现最低功耗、最佳性能和最优面积。

StarRC、PrimeTime和PrimeTime PX支持全流程设计实现并提供时序和功耗分析的signoff支持。

具有先进仿真解决方案的新思科技定制设计平台支持最新5nm设计规则和FinFET器件模型。

2018年10月23日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在提供更优化的设计解决方案,加快下一代设计的发展进程。

Design Compiler? Graphical综合工具经过了严格的5nm启用验证,并证明了与IC Compiler? II布局布线工具在时序、面积、功耗和布线拥塞方面的相关一致性。Design Compiler Graphical 5nm创新技术可以实现最佳性能、最低功耗和最优面积,这些新技术包括过孔支柱优化、多位库和引脚接入优化。

IC Compiler II的增强功能是满足设计密度要求的关键。在优化过程中可内在地处理复杂的、多变量以及二维的单元布局,同时最大限度提高下游可布线性以及整体的设计收敛。

新思科技PrimeTime?时序分析和signoff解决方案中的POCV分析已得到增强,能够准确地捕获由于工艺缩放和通常用于实现能源效率而采用的低电压操作导致的非线性变化。此外,PrimeTime物理感知ECO已扩展到能够支持更复杂的版图规则,以改善拥塞、布局和引脚接入感知。

TSMC设计基础设施市场部资深总监Suk Lee表示,“5nm EUV技术是TSMC的核心里程碑,在提供业界最佳的工艺技术方面继续扩大了我们在更广泛行业中的领先地位。我们一直保持与新思科技的密切合作,简化设计流程并缩短上市时间,以帮助我们的共同用户在这一新的工艺节点上使用新思科技设计平台。此次合作最大程度地使该工艺在高性能计算和超低功耗移动应用上得以发挥优势。我们期待为下一代工艺节点继续合作。”

新思科技芯片设计事业部营销与商务开发副总裁Michael Jackson表示,“我们始终保持与TSMC广泛合作,帮助我们的共同用户在新思科技设计平台上充分利用TSMC 5nm工艺技术的优势,从而加快世界领先的高密度芯片从设计到生产的过程,实现最低功耗、最佳性能和最优面积。”

新思科技设计平台相关技术文件、库和寄生参数数据可以从TSMC获得,并用于5nm工艺技术。通过TSMC 5nm FinFET工艺认证的新思科技设计平台的关键工具和功能包括:

IC Compiler II布局和布线:全自动、全着色布线和提取支持,新一代布局及布局合法化技术能够进一步减少单元占用空间,以及面向高设计利用率的先进布局合法化技术和引脚接入建模。

PrimeTime时序signoff:针对低电压和增强型ECO技术的先进片上变异建模,支持新的物理设计规则。

PrimeTime PX功耗分析:先进的功耗建模,可准确分析超高密度标准单元设计的漏电影响。

StarRC提取signoff:先进的建模以处理5nm器件的复杂性,以及一套通用技术文件用于保证从逻辑综合到布局布线到signoff的寄生参数提取一致性。

IC Validator物理signoff:原生开发的合格DRC、LVS和金属填充运行集,与TSMC设计规则同时发布。

HSPICE?、CustomSim?和FineSim?仿真解决方案:支持Monte Carlo的FinFET器件建模,以及精确的电路仿真结果,用于模拟、逻辑、高频和SRAM设计。

CustomSim可靠性分析:针对5nm EM规则的精确动态晶体管级IR/EM分析。

Custom Compiler?定制设计:支持全新5nm设计规则、着色流程、多晶硅通道区域以及新的MEOL连接要求。

NanoTime定制设计时序分析:针对5nm器件的运行时间和内存优化,FinFET堆的POCV分析,以及面向定制逻辑、宏单元和嵌入式SRAM的增强型信号完整性分析。

ESP-CV定制设计功能验证:面向SRAM、宏单元和库单元设计的晶体管级符号等价性检查。

关于新思?

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)致力于创新改变世界,在芯片到软件的众多领域,新思科技始终引领技术趋势,与全球科技公司紧密合作,共同开发人们所依赖的电子产品和软件应用。新思科技是全球排名第一的芯片自动化设计解决方案提供商,全球排名第一的芯片接口IP供应商,同时也是信息安全和软件质量的全球领导者。作为半导体人工智能汽车电子及软件安全等产业的核心技术驱动者,新思科技的技术一直深刻影响着当前全球五大新兴科技创新应用:智能汽车、物联网、人工智能、云计算和信息安全。

新思科技成立于1986年,总部位于美国硅谷,目前拥有13000多名员工,分布在全球100多个分支机构。2018财年预计营业额31亿美元,拥有3000多项已批准专利,为美国标普500指数成分股龙头企业。

自1995年在中国成立新思科技以来,新思科技已在北京、上海、深圳、厦门、武汉、西安、南京、香港、澳门九大城市设立机构,员工人数超过1100人,建立了完善的技术研发和支持服务体系,秉持“加速创新、推动产业、成就客户”的理念,与产业共同发展,成为中国半导体产业快速发展的优秀伙伴和坚实支撑。新思科技携手合作伙伴共创未来,让明天更有新思!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TSMC
    +关注

    关注

    3

    文章

    178

    浏览量

    85546
  • 新思科技
    +关注

    关注

    5

    文章

    874

    浏览量

    51666
  • EUV
    EUV
    +关注

    关注

    8

    文章

    610

    浏览量

    87366
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    思科技与三星深化合作加速AI和Multi-Die设计

    思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功流片,并缩短设计周期。这些客户可以借助适用于SF2P
    的头像 发表于 07-18 13:54 ?356次阅读

    【新品发布】艾为推出SIM卡电平转换AW39103,成功通过高通平台认证

    艾为推出SIM卡电平转换产品AW39103,其凭借优异的性能,成功通过高通平台认证,并获得高通最高推荐等级(GOLD)。图1高通平台认证随着
    的头像 发表于 07-04 18:06 ?529次阅读
    【新品发布】艾为推出SIM卡电平转换AW39103,<b class='flag-5'>成功</b>通过高通<b class='flag-5'>平台</b><b class='flag-5'>认证</b>

    下一代高速芯片晶体管解制造问题解决了!

    的过渡步骤。 不过2017 年提出的叉片设计初始版本似乎过于复杂,无法以可接受的成本和良率进行制造。现在,Imec 推出了其叉片晶体管设计的改进版本,该设计有望更易于制造,同时仍能为下一代工艺技术提供功率
    发表于 06-20 10:40

    下一代PX5 RTOS具有哪些优势

    许多古老的RTOS设计至今仍在使用,包括Zephyr(1980年)、Nucleus(1990年)和FreeRTOS(2003年)。所有这些旧设计都有专有的API,通常更大、更慢,并且缺乏下一代RTOS的必要安全
    的头像 发表于 06-19 15:06 ?545次阅读

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这里程碑彰显了我们持续提供高性能车
    的头像 发表于 04-16 10:17 ?343次阅读
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车<b class='flag-5'>工艺</b>上实现流片<b class='flag-5'>成功</b>

    罗德与施瓦茨和高通合作加速下一代无线通信发展

    罗德与施瓦茨(以下简称“R&S”)与高通成功验证了13 GHz频段的5G NR连接的高吞吐量性能,该频段属于拟议的FR3频率范围。双方在MWC 2025大会上联合展示这里程碑技术成果
    的头像 发表于 03-05 16:26 ?599次阅读

    纳米压印技术:开创下一代光刻的新篇章

    光刻技术对芯片制造至关重要,但传统紫外光刻受衍射限制,摩尔定律面临挑战。为突破瓶颈,下一代光刻(NGL)技术应运而生。本文将介绍纳米压印技术(NIL)的原理、发展、应用及设备,并探讨其
    的头像 发表于 02-13 10:03 ?2166次阅读
    纳米压印<b class='flag-5'>技术</b>:开创<b class='flag-5'>下一代</b>光刻的新篇章

    消息称台积电3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm5nm
    的头像 发表于 01-03 10:35 ?708次阅读

    AMD EPYC嵌入式9004和8004系列处理器介绍

    AMD EPYC 嵌入式 9004 和 8004 系列处理器利用“Zen 4”与“Zen 4c”核心架构(采用 TSMC 5nm 工艺技术实现)的性能和效率优势,实现了全新的核心密度和每瓦性能。最高
    的头像 发表于 12-18 15:57 ?1792次阅读
    AMD EPYC嵌入式9004和8004系列处理器介绍

    台积电产能爆棚:3nm5nm工艺供不应求

    台积电近期成为了高性能芯片代工领域的明星企业,其产能被各大科技巨头疯抢。据最新消息,台积电的3nm5nm工艺产能利用率均达到了极高水平,其中3nm将达到100%,而
    的头像 发表于 11-14 14:20 ?1007次阅读

    安森美推出基于BCD工艺技术的Treo平台

    近日,安森美(onsemi,纳斯达克股票代号:ON)宣布推出Treo平台,这是个采用先进的65nm节点的BCD(Bipolar–CMOS-DMOS)工艺技术构建的模拟和混合信号
    的头像 发表于 11-12 11:03 ?1002次阅读

    意法半导体下一代汽车微控制器的战略部署

    ???????? 意法半导体致力于帮助汽车行业应对电气化和数字化的挑战,不仅提供现阶段所需的解决方案,未来还提供更强大的统的MCU平台开发战略,通过突破性创新支持下一代车辆架构和软件定义
    的头像 发表于 11-07 14:09 ?933次阅读

    西门子EDA发布下一代电子系统设计平台

    西门子EDA正式发布了下一代电子系统设计平台Xepdition 2409, HyperLynx 2409。本次开创性的版本升级将为电子系统设计行业带来新的变革。
    的头像 发表于 10-12 14:01 ?913次阅读

    消息称下一代奥迪A5将首搭华为智驾方案

    近日,汽车行业传来振奋人心的消息,下一代奥迪A5车型将在中国市场首次搭载华为智能驾驶解决方案,这举措标志着奥迪在智能驾驶领域的又重大突破。据悉,这款新车基于先进的PPC
    的头像 发表于 08-16 17:29 ?1428次阅读

    今日看点丨消息称下一代奥迪 A5将首次搭载华为智驾方案;思科全球裁员6300人

    1. 消息称下一代奥迪 A5 在中国将首次搭载华为智驾方案 ? 据报道,下一代奥迪 A5 基于 PPC 平台打造,在中国将搭载华为智能驾驶解
    发表于 08-15 11:31 ?1259次阅读