【赛题发布】2025年全国大学生FPGA创新设计竞赛紫光同创杯赛邀您鸿图展翼共赴芯程！-电子发烧友网

赛事背景

2025年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛正在火热报名中！本次大赛由中国电子学会指导，中国电子教育学会主办，东南大学和南京市江北新区管委会承办，紫光同创作为杯赛企业协办。赛事旨在提高全国高校学生在嵌入式芯片及系统设计领域、可编程逻辑器件应用领域自主创新设计与工程实践能力，培养具有创新思维、具备解决复杂工程问题能力且拥有团队合作精神的优秀人才，推进高校与企业人才培养合作共建。

本次大赛紫光同创杯赛由紫光同创技术专家及大学计划生态合作伙伴小眼睛科技提供全程技术支持与指导，为赛事保驾护航，助力参赛高校和队伍问鼎最高奖项！欢迎各高校师生报名紫光同创杯赛！

小眼睛科技是一家以FPGA为核心的设计公司，致力于为客户提供专业的定制化FPGA及嵌入式解决方案和服务，深度参与紫光同创大学计划和生态布局，与清华大学、北京理工大学、西安电子科技大学、华南理工大学、中山大学、南方科技大学、南京信息工程大学、大连理工大学等国内多所电子类头部高校达成深度合作，协助高校FPGA课程改革、师资培训和实验室建设。小眼睛科技深度参与全国大学生集成电路创新创业大赛、全国大学生FPGA创新设计竞赛，连续4年为赛事提供技术支持与指导，参与赛事命题、评审和技术答疑指导，协助多所高校取得赛事优异成绩，服务高校超过500+所，服务高校老师和学校群体8000+人。

一、大赛日程安排

2025年6月27日-9月22日24点报名时间

2025年9月-11月7日作品设计时间

2025年11月7日18点作品提交时间

2025年11月28日-11月30日全国总决赛时间

请登录全国大学生嵌入式芯片与系统设计竞赛官网报名

9月22日24点截止报名！

二、选题指南：紫光同创杯赛题发布

赛题一：仪器仪表

FPGA智能信号分析与测试系统设计

在现代电子系统中，FPGA凭借高速并行处理能力，广泛应用于信号采集、实时分析与自动化测试领域。参赛者需基于指定FPGA平台，设计一套多功能测试测量系统，实现对模拟信号的高精度采集、复杂信号特征提取及自动化测试功能。

设计要求

一、基础功能

信号采集模块：使用FPGA驱动ADC芯片（如8位、500kSPS及以上），实现单通道或双通道模拟信号采集，支持直流/交流信号输入，输入范围高于±3.3V。

实时频谱分析：对采集信号进行实时FFT处理（至少1024点，原厂提供IP Core），在OLED或LCD屏幕、HDMI显示器上显示频谱图（横轴频率、纵轴幅度），频率分辨率越低越好。

信号参数测量：实时计算并显示信号的幅值、频率、占空比（针对方波）、可选择计算THD（总谐波失真，需计算前5次谐波）。

二、扩展功能

多通道同步采集与分析：实现双通道信号同步采集，可选择计算两通道信号的相位差，要求精度越高越好。

自动化测试模式：设计自动测试流程，用户通过按键设定信号阈值（如幅值、频率范围），系统自动判断信号是否合格，并通过LED指示灯或蜂鸣器输出结果。

三、创新功能（加分项）

微弱信号检测：实现低噪声放大与锁相放大算法。

AI辅助诊断：利用FPGA的并行计算能力，实现简单的机器学习模型（如基于阈值或模板匹配），自动识别信号类型（正弦波、方波、三角波等）。

远程控制：通过蓝牙/Wi-Fi模块，实现手机APP或PC端对系统的参数设置与数据监控。

四、硬件推荐

核心平台：参赛者选用指定紫光同创FPGA开发平台型号如下：盘古50、盘古676系列开发板、PGX-NANO、RK3568_MES2L50H

外设资源：允许使用板载 ADC、DAC、LCD、按键、LED 等，可扩展 SPI/I2C 等接口设备（如 Flash、SD 卡）。

五、评分标准

六、提交要求

（1）硬件系统：完整的 FPGA 测试测量装置；

（2）设计源码：完整的 FPGA 设计源码；

（3）设计文档：包含硬件原理图（如有）、RTL 代码说明、测试数据与波形截图；

（4）演示视频：10 分钟内功能演示，重点展示核心功能实现过程。

赛题二：智能制造

缺陷检测与空间定位

在智能制造领域，实时高精度的缺陷检测与空间位置定位是保障产品质量和生产效率的关键技术。FPGA凭借并行处理、低延迟和可定制化的优势，可高效处理工业场景中的图像、传感器数据。参赛者需基于FPGA开发一套面向工业制造的多功能检测系统，实现缺陷识别、空间定位及自动化反馈控制。

设计要求

一、核心功能模块

工业缺陷检测：图像采集与预处理，通过FPGA驱动工业相机采集产品图像，实时完成灰度化、降噪（中值滤波）、边缘增强等预处理（比赛过程中亦可以通过HDMI或其他接口作为测试输入图像，图像采集不作为评分考察内容）

缺陷识别算法：针对金属表面划痕、PCB焊接缺陷等典型场景，设计基于FPGA并行计算的图像处理算法（如模板匹配、阈值分割、形态学分析），检测缺陷区域并标记；

支持自定义缺陷模板，通过按键或触摸屏上传参数。

检测精度：缺陷最小检测尺寸低于10cm*10cm，检测准确率，检测精度越高越得分越高。

二、空间位置检测

多传感器融合定位：结合激光雷达（模拟距离测量）、红外传感器阵列等，实现工件二维或三维空间位置检测；

FPGA实时处理传感器数据，计算工件坐标（X/Y/Z轴）与姿态角（俯仰/偏航/滚转），定位精度越高越好。

系统交互与反馈：人机交互界面：通过触摸屏或LCD显示检测结果、实时图像、位置坐标；支持参数设置（如检测阈值、传感器校准)；

声光报警与控制输出：（1）发现缺陷或位置偏差超限时，触发蜂鸣器与LED闪烁报警；（2）通过GPIO输出控制信号（如PLC接口协议），联动机械臂剔除缺陷品或调整设备参数。

三、性能优化与FPGA优势体现

实时性：缺陷检测与位置计算总延迟越低越好，延迟越低得分越高，尽可能满足工业流水线高速检测需求；

资源定制化：利用FPGA并行处理能力，将图像算法与传感器数据处理模块硬件化加速，相比ARM平台性能提升。

扩展性：预留SPI、I2C接口，支持外接更多传感器（如压力传感器、RFID）。

四、硬件推荐

核心平台：参赛者选用指定紫光同创 FPGA 开发平台型号如下：盘古 50、盘古 676 系列开发板、PGX-NANO、RK3568_MES2L50H2

外设资源：允许使用板载 ADC、DAC、LCD、按键、LED 等，可扩展 SPI/I2C 等接口设备（如 Flash、SD 卡）

五、评分标准

六、提交要求

（1）硬件系统：完整的 FPGA 测试测量装置；

（2）设计源码：完整的 FPGA 设计源码；

（3）设计文档：包含硬件原理图（如有）、RTL 代码说明、测试数据与波形截图；

（4）演示视频：10 分钟内功能演示，重点展示核心功能实现过程。

赛题三：视频图像处理

软硬协同机器视觉

在机器视觉领域，软硬件协（FPGA+ARM），为实时图像处理提供了高效解决方案。参赛者需基于紫光同创FPGA平台（推荐：RK3568_ MES2L50H），构建完整的图像采集、处理与显示系统，实现目标识别与检测功能，并结合实际场景开发创新性应用，凸显ARM+FPGA在边缘计算与实时处理中的优势。

设计要求

一、基础功能模块

图像采集与预处理：使用开发板配套摄像头（如OV5640）进行实时图像采集，分辨率支持640×480以上，帧率≥10fps（或采用HDMI进行图像输入,提高处理帧率）；利用FPGA实现图像灰度化、去噪（均值滤波/中值滤波）等预处理，优化后续算法处理效率，采用ARM进行识别算法，降低总体识别延迟。

目标识别与检测：算法实现路径二选一

在FPGA或者ARM设计目标识别与检测算法传统算法：设计形状（轮廓检测）、颜色（HSV阈值分割）、纹理（LBP算子）等特征提取电路，结合SVM、Adaboost等分类器完成目标识别（如识别圆形零件、特定颜色物体）；

AI模型：移植轻量化神经网络模型（如MobileNet、YOLO Nano）或大模型，通过FPGA硬件加速实现目标检测（如行人、车辆识别），降低模型推理延迟。

从系统层面尽可能的提高检测率，降低识别时间。

图像显示与交互：通过HDMI或者其他图像接口，将原始图像、识别结果（标注框+类别标签）同步显示在显示屏上；

支持通过按键或触摸屏切换识别模式、调整算法参数（如颜色阈值、置信度）。

二、场景化应用扩展

工业检测场景：检测流水线上的缺陷产品（如瓶盖缺失、PCB元件焊接不良），并通过串口输出NG信号控制机械臂分拣；

智能安防场景：实时监测视频中的入侵行为（如越界、徘徊检测），通过以太网将报警信息上传至服务器；

医疗诊断场景：辅助识别医学影像中的病灶区域（如X光片骨骼轮廓），提供可视化标注结果。

其他场景。

三、ARM+ FPGA优势体现

并行加速：利用FPGA并行处理图像像素，相比传统纯MCU的性能提升；

可重构性：支持动态切换传统算法与AI模型，适配不同复杂度的检测任务；

低延迟：降低从图像采集到结果显示全流程延迟，满足实时性需求。

优化数据通路架构和时序，尽可能提高视频流帧频。

四、硬件推荐

推荐使用 RK3568_MES2L50H；

五、评分标准

六、提交要求

（1）硬件系统：完整的 FPGA 图像识别装置，包含摄像头、显示屏及扩展模块；

（2）设计文档：硬件原理图、RTL 代码说明、算法流程图、性能测试数据；

（3）演示视频：10 分钟内功能演示，重点展示目标识别效果与场景应用交互过程。

赛题四：自主命题

参赛者基于紫光同创推荐板卡自主命题，以工业、通信、音视频图像三个领域之一作为应用场景搭建实验平台，以作品创新性、趣味性、实用性进行综合评判，可参考实现如下：

基于紫光同创FPGA的游戏机，以游戏机流畅度、FPGA逻辑规模、能兼容各类老式游戏卡的种类三方面作为评分标准（可参考网上开源项目移植到紫光同创平台）；

基于紫光同创FPGA的工业以太网和FOC（以控制精度及延迟作为作品衡量标准）；

视频图像接口、通信协议标准接口的实现（以和同类FPGA资源使用率，协议兼容性、传输带宽等作为衡量标准，如：CPRI、JESD204B、NVME存储等）

三、推荐开发平台

推荐开发平台

RK3568_MES2L50H（FPGA+ARM）

RK3568_MES2L50H 是一款基于瑞芯微 RK3568J 处理器 + 紫光同创 Logos2 PG2L50H FPGA 设计的异构多核全国产工业板卡，RK3568J 与 PG2L50H 之间支持 PCIe、FSPI、I2C 接口通信。开发板采用核心板+扩展板结构，核心板的瑞芯微 RK3568J（Cortex-A55x4）四核处理器与时钟、电源、复位电路、DDR4 和 eMMC 构成最小系统，搭载 Linux/Harmony系统，其中ARM Cortex-A55 主频高达1.8GHz，超强性能，接口丰富。核心板的FPGA采用紫光同创28nm工艺logos2系列的 PG2L50H-6IFBG484，核心板FPGA部分主要由FPGA+1颗DDR3+2颗 FLASH+电源及复位电路组成，承担了 FPGA最小系统运行及高速数据处理及存储功能。DDR3 数据带宽可达（1066Mbps*16），4 路 HSST 高速收发器，每路速度高达 6.6Gbps，非常适用于光纤通信与 PCIe 通信。

紫光同创盘古100Pro+开发板（盘古676系列）

盘古100Pro+开发板主控芯片是紫光同创28nm工艺Logos2系列PG2L100H-6IFBG676, 拥有100k等效LUT4，DDR3数据交互时钟频率最高到533MHz，2 颗DDR3的数据位宽为32bit，总数据带宽最高到34112（1066×32） Mbps，8路HSST高速收发器，每路速度高达 6.6Gbps，支持PCIE GEN2，预留标准LPC-FMC接口。*《国产FPGA权威设计指南》教材配套开发平台，配套45+实验例程及600页+实验指导手册。

紫光同创盘古50K开发板

盘古50K开发板主控芯片是紫光同创40nm工艺Logos系列PGL50H-6IFBG484，DDR3数据交互时钟频率最高到400MHz，2颗DDR3的数据位宽为32bit，总数据带宽最高到25600（800×32）Mbps，4路HSST高速收发器，每路速度高达6.375Gbps，支持HDMI收发接口，预留光纤接口、10/100/1000M以太网接口、PCIE接口及40pin IO扩展连接器。

PGX-NANO 开发板

紫光同创PGX-NANO开发板采用PG2L50H主控芯片，板载集成DAC模块、蓝牙及WiFi模块（位于板卡背面），支持40pin IO扩展接口，可外接双目摄像头、ADDA模块等外设；集成调试下载功能，支持Type-C接口直接调试，无需外接下载器；提供4个标准PMOD扩展接口，可兼容音频、麦克风等模块，扩展灵活便捷。