奇异摩尔出席第三届芯粒开发者大会AI芯片与系统分论坛

近日，第三届芯粒开发者大会圆满落幕。大会在“集成芯片前沿技术科学基础”重大研究计划指导下，由中国科学院计算技术研究所、中国电子科技集团公司第五十八研究所联合主办，共有50余名嘉宾做报告，吸引了300多名行业同仁齐聚一堂。由奇异摩尔承办的“第三届芯粒开发者大会 - AI芯片与系统分论坛”在无锡成功举行。

在开场致辞中，奇异摩尔联合创始人&解决方案副总裁祝俊东表示，Chiplet芯粒技术，凭借其“异构集成、开放解耦、灵活扩展”的基因，能更快地满足特定应用场景的AI系统需求。为搭建更高性能的AI系统提供了良好的基础。然而，要真正构建起这样一个高效、灵活、强大的AI硬件系统生态，其复杂性和挑战性也不言而喻。生态的重构需要产业链上下游的集体智慧与协同。

本次论坛聚焦从云到端的AI芯片与系统，嘉宾演讲内容精彩纷呈，核心观点如下：

无问芯穹

无问芯穹总经理兼硬件设计负责人曾书霖博士带来主题报告《从云到端：软硬协同构筑AI算力底座》；

曾书霖分析了从云侧到端侧的大模型推理系统所面临的挑战与机遇。端侧系统主要挑战在于多处理器硬件协同带来的延时开销，而云侧则需应对多用户、多请求下的资源调度难题。此外，大模型推理产生的海量KV Cache请求也对系统存储能力提出了严峻考验。GPU的算子优化、多机推理效率的提升以及集群的稳定扩展构成软硬件协同的主要目标。无问芯穹从实现自主可控的“模型-系统-芯片”角度出发，面向云和端部署了一套全栈软硬协同解决方案，在云侧可实现超过6种不同芯片间的交叉混合训练，大大提升算力利用率，并通过公共算力服务平台赋能AI产业。在端侧推出了智能终端一体化解决方案，通过软硬件深度协同，全面突破硬件资源限制壁垒。

芯和半导体

芯和半导体创始人兼总裁代文亮博士分享了主题报告《AI 硬件系统需求，加速 Chiplet 生态构建》；

他表示，AI模型的快速迭代演进，对半导体和AI基础设施提出了充满挑战的“四力”需求。作为应对挑战的Chiplet集成芯片，决定了AI硬件“计算+网络”能力的起点，英伟达和AMD纷纷从芯片向基础设施转型，通过芯片到系统的一体化实现More than Chiplet的规模化收益。芯和半导体为Chiplet集成芯片设计打造开放的一站式系统级多物理场仿真EDA平台，旨在解决信号/电源完整性、热和应力等方面的问题，加速AI硬件系统开发，助力推动Chiplet产业生态构建。

奇异摩尔

奇异摩尔联合创始人&产品解决方案副总裁祝俊东带来主题报告《From Scale out to Scale up:互联如何构筑大规模AI训推基础设施》；

他认为，随着大模型的参数规模越来越大，从千亿级到万亿级的指数仍然在持续增长。随着推理应用的逐步落地，ROI成为了企业部署大模型考虑的关键，在考虑性能的同时、还需兼顾体验和成本的平衡。在众多因素综合作用下，互联已经成为了构建整个AI基础设施的关键技术。祝俊东指出，AI网络的需求在不断迭代和变化。无论是网间互联还是片间互联，需要有通用化、高性能且适应软硬件灵活迭代的互联产品解决方案。奇异摩尔构筑了一套覆盖Scale Inside片内互联，Scale Up超节点间互联，再到Scale Out的整体而完整的互联产品解决方案以及协议栈。以开放的标准、统一的互联架构，赋能国产算力的闭环。

曦智科技

曦智科技互连产品线副总裁朱剑带来主题报告《光互连：超节点发展的必经之路》；

他指出，为满足大模型对算力的巨大需求，高速互连多GPU的“超节点”应运而生。行业扩展超节点规模主要有两条路径：提升单机柜功耗部署更多GPU，或增加机柜数量后通过高效互连整合。基于国内算力硬件的发展阶段，曦智科技正聚焦多机柜路径部署超节点。

多机柜场景下，光互连不可或缺。光缆传输距离优势显著，使计算节点可灵活分散部署，突破物理距离限制。其轻薄设计相比粗大铜缆部署起来也更为友好。

传统数据中心依赖可插拔光模块进行服务器间通信。该模块虽便捷，但集群规模扩大导致其数量激增，带来高功耗占比和高故障率。业界趋势是将光电转换模块与主计算芯片不断拉近，以提升信号完整性、降低损耗。技术突破核心在于先进封装，驱动了光互连技术从可插拔光模块（DPO/LPO），到近封装/板载光学（NPO/OBO），再到共封装光学（CPO）及3D共封装光学（3D CPO）的演进，旨在提供更高带宽和更低单位带宽成本。

后摩智能

后摩智能科技产品市场负责人张伟超在主题为《大模型时代的算力革命，"存算一体"重塑端边智能体验》的演讲中表示，当前端边大模型计算面临算力利用率低、内存带宽制约和成本功耗敏感等挑战，存算一体创新架构将成为有效解决方案。后摩智能通过存算一体技术，突破存储墙和功耗墙，大幅提升芯片计算效率和带宽，助力端边智能发展，推动Gen AI进入爆发前夜，重构计算革命，赋能万亿终端“智力觉醒。

千芯科技

千芯科技董事长陈巍博士在主题为《面向大模型计算的3D架构存算一体AI芯片》的演讲中分享，大模型（特别是MoE混合专家模型）对于存储/芯粒（容量+带宽）提出了更高的要求，因此大模型需要“以更强的存力来换算力“。3D存算一体芯片能在一定程度上提升存储容量、互联带宽及性价比。同时，陈巍博士分享了典型的2.5D/3D存算一体芯片案例并阐述了当前其产业链面临的挑战。千芯科技（TensorChip）介绍了可兼容不同存储介质的通用存算架构（UMCA）生态，该开源架构基于“存算一体+RISC-V处理器”融合模式；其第三代存算一体计算卡可支持大模型所需算力与存力，并兼容主流开源计算生态，实现AI系统性价比的跃升。

北恩科技

北恩科技副总经理马跃虎分享了《Chiplet设计中多种接口的HLS实现方法》，他提出Chiplet设计面临多样化挑战：不同带宽要求并行性差异，不同场景对性能、面积、功耗各有侧重。相比传统的设计流程, 一种创新的HLS设计方法是破局关键。它不仅能高效完成复杂任务调度与算法，有效提升设计效率。北恩科技所掌握的一套HLS设计方法能提供丰富的物理层IP库，基于HLS优化，包含调制解调和信道编解码等；基于客户提供的算法源码，快速实现的HLS能显著减少研发时间、节约编译次数、从系统化成本优化角度解决Chiplet设计性能瓶颈。

清华大学

清华大学集成电路学院副教授，博士生导师何虎主要介绍了乘影— 一款领先的开源全栈通用图形处理器（GPGPU），其专为 RISC-V 生态系统设计。他全面介绍了整个技术栈的关键更新，包括支持通用内存寻址和 64 位计算的重大指令集架构（ISA）增强、多精度张量核等新的寄存器传输级（RTL）开发成果，以及包含 GPU 验证模型（GVM）的精密验证框架。此外，他还分享了在 FPGA 上进行硬件原型设计的最新成果与经验，并探讨基于 PCIe 的高带宽验证平台的持续研发工作。本次演讲深入解析了这款尖端开源 GPU 的架构与实现，展示在 RISC-V 架构上加速高性能计算（HPC）和人工智能应用的切实路径。

奇异摩尔

奇异摩尔高级设计经理王彧博士分享了《走向高性能芯片的必经之路， Chiplet 片内互联解决方案》。大模型的演进驱动了芯片架构的设计变革，当前AI已经从算力为中心发展到以互联为中心。随着算力密度提升放缓，国产芯片制程受限，Chiplet 成为提升芯片性能的关键技术。王彧博士从计算芯粒、互联芯粒等角度，解析了当前主流芯粒形态与应用。对于AI系统而言，如何提升片内互联效率、优化CPU与xPU协同、突破PCIe接口瓶颈，是未来硬件架构的关键课题。奇异摩尔推出的基于UCIe 标准的Die-to-Die互联IP能够实现16-32GT/s速率，ns级别延时，在扩展单卡芯片算力极限的同时，又能支持xPU间的高速Chip-to-Chip互联。

构建复杂的AI系统，芯粒系统是不可或缺的基石。本次论坛的思想碰撞与成果交流，将有力推动国内AI芯片与系统领域的自主创新进程，为构建面向未来的智能算力基础设施奠定更坚实基础。奇异摩尔作为AI系统产业链的一环，将持续开放合作，携手合作伙伴共建芯粒生态，共赢AI算力新时代。

关于我们

AI网络全栈式互联架构产品及解决方案提供商

奇异摩尔，成立于2021年初，是一家行业领先的AI网络全栈式互联产品及解决方案提供商。公司依托于先进的高性能RDMA 和Chiplet技术，创新性地构建了统一互联架构——Kiwi Fabric，专为超大规模AI计算平台量身打造，以满足其对高性能互联的严苛需求。我们的产品线丰富而全面，涵盖了面向不同层次互联需求的关键产品，如面向北向Scale-out网络的AI原生超级网卡、面向南向Scale-up网络的GPU片间互联芯粒、以及面向芯片内算力扩展的2.5D/3D IO Die和UCIe Die2Die IP等。这些产品共同构成了全链路互联解决方案，为AI计算提供了坚实的支撑。