Rigol DHO800-Hack系列示波器：添加 “任意函数发生器” 功能-电子发烧友网

“通过增加一个子版，让 Rigol DH800 或 DHO900 系列示波器具备任意波形发生器的功能。”

仓库地址：

https://github.com/MatthiasElectronic/AWG_DHO8-900

性能展示

所有信号均由子板生成，安装在带有 DHO924Svendor.bin的 DHO804 上。

矩形波的开关边沿

开关边沿干净。上升时间（trise）和下降时间（tfall）为 15.5ns。这是最大幅度（+/-5V）下的图片，但在较小电压下测得的上升和下降时间相同。

带宽

-3dB 点略高于 25MHz。在最大可选频率 25MHz 时，测得的峰峰值为 719mV，刚好高于 -3dB 点的 707mV。

失真 / THD（总谐波失真）

失真在大部分情况下与幅度无关，仅在非常小的幅度时有所不同。这里提供了一个 1kHz 正弦信号在 10V 和 100mV 峰峰值电压下的测量结果。在 10Vpp 时，主要的 HD3 约为 -62dB，因此 THD 应低于 -60dB。

噪声 / SNR（信噪比）

噪声测量设置：施加一个极低频率的正弦信号，触发器设置在过零点，水平范围很小，使信号显示为直流。这样，可以测量交流有效值（AC RMS），它等于该信号幅度下的噪声有效值。然而，超低频噪声不可见。

2Vpp 信号幅度下的噪声：

噪声 RMS = 334?V，信号 RMS = 707mV => SNR = 67dB

10Vpp 信号幅度下的噪声：

噪声 RMS = 5.2mV，信号 RMS = 3.54V => SNR = 57dB

噪声源

测得的噪声主要由主板上带有非屏蔽电感的开关稳压器辐射的 EMI（电磁干扰）产生的波纹/尖峰主导。

一个 1.3MHz 的波纹始终存在。

一个 740kHz 的波纹仅在 >2Vpp 时可见，此时 x10 增益级（继电器 K4）被激活。

在以下 10Vpp 1MHz 正弦信号的 FFT（快速傅里叶变换）中，两个波纹都显示为峰值：

幸运的是，这是在衰减器之前耦合到电路中的，因此在较小的信号幅度下，EMI 波纹也被衰减了。此外，还有明显来自电源适配器的随机（burst 模式）尖峰。即使在 AWG 子板关闭时也能测量到它们。

需要说明的是：噪声/波纹足够小，在时域中除非幅度非常小，否则是看不见的。

增益和偏移精度

我的原型有 -3mV 的直流偏移，直接来自主板上的“DC offset”引脚。这是最显著的偏移误差，因为它在最小的信号幅度下完全可见。

我已经为我的板修复了这个问题，但这完全与容差有关。额外的偏移误差取决于交流增益和范围选择，当输出信号超过 1Vp 时，这也会被放大 10 倍。我的示波器主板在最高和最低增益参考值之间有 3% 的增益误差。这是增益误差中最主要的部分，因此如果需要修复这个容差，必须针对每台示波器具体进行。

如何 Hack?

更改 vendor.bin

要将 AWG 子板添加到示波器，需要一个修改过的vendor.bin（DHO914S 或 DHO924S）来启用 AWG 软件功能。相关链接：

https://www.eevblog.com/forum/testgear/hacking-the-rigol-dho800900-scope/msg5344076/#msg5344076
移除偏移

修改vendor.bin后，模拟测量通道中会出现直流偏移，甚至可能无法通过重新校准来消除。

在更改vendor.bin后进行固件更新，然后重新校准会有所帮助。我推测 FPGA 固件在固件更新期间会根据vendor.bin进行更改。
硬件版本电阻

无需更改用于版本检测的电阻：DHO800 和 DHO900 系列示波器无需更改电阻即可工作。
在主板上添加缺失的元件

DHO800 系列示波器在主板上缺少一些元件。

必须添加两个连接器（1.27mm 母座）：2x20 和 2x5
必须为偏移和增益模拟值添加两个运算放大器（3PEAK TP1282L1-VR）。原理上将并不合适（因为它们不是官方的输入轨到轨运放），但不知何故这仍然有效，并且它们也用在原始的 DHO900 系列上。
缺少 BNC 连接器，但由于该部件非常高且无处可寻，我改为增加了 AWG PCB 的尺寸，并直接在 AWG 板上安装了一个较小的 BNC 连接器。因此主板上无需额外的 BNC 连接器。在将 BNC 连接器焊接到子板上时，我建议将其作为最后一步。SMD PCB 互连有一定的容差，而且 BNC 连接器最好不要完全推入 PCB，以达到与主板上的“触发输出”相同的高度。我在焊接前，在 AWG 子板安装在主板上的情况下对齐了连接器。
需要将子板固定到安装孔上。M4 螺钉和两个 M4 紧固件就足够了，但略微偏大（阻焊层是唯一的绝缘……）。一个更好的解决方案（来自 hochohmig.de 的想法）是可焊接的 M3 通孔螺母座，这样更整洁，并且不需要接触主板背面。用安装孔将子板固定到主板上是绝对必要的，仅靠 PCB 互连是不够的，因为 BNC 连接器没有固定在外壳上。
需要在塑料外壳上为 BNC 连接器钻一个孔。

幸运的是，所有其余的元件（电阻、参考电压、数字接口……）都已经组装好了。注意：无需为 DHO800 系列添加任何额外的 RAM

主板与 AWG 子板之间的接口

CLK= 采样率 = 156MHz

数字数据总是完全用尽 DAC 的动态范围。

增益的调整仅通过模拟增益输入电压完成，而不是数字方式。

当幅度 = Vpp 设置为 2V 时，所有衰减/放大级 K1-K4 都被禁用，模拟增益输入处于其最大值。

尚不清楚的是“Protection”输出信号，它需要被拉到负电压似乎也很奇怪。

5 个继电器是：/sqrt(10)、/10、/10、*10、开/关

拓扑讨论与设计决策

以下为拓扑结构：

DAC本身与原始 AWG 板上的相同，但采用了更便宜的 QFN 封装。原始设计中 DAC 允许的输出电流被严重超限，因此我减小了该电流。

运放为了价格优势被完全替换。原始的 1GHz 部件对于一个 50MHz 的信号发生器来说似乎是过度配置了。我选择了 230MHz 的 OPA2673。遗憾的是，没有便宜的介于两者之间且具有高电压和高带宽的器件。但压摆率是足够的。

电源轨减少到只有 +6.5V 和 -6.5V，这对于最大 +5V / -5V 的信号输出电压来说刚好足够，并且处于运放允许工作条件的边缘。这两个都是开关电源，通过强制 PWM 和直接在运放输入端进行滤波来保持低波纹。不需要 LDO，因为大多数 LDO 无法消除 1.1MHz 的波纹。5V 继电器的额定电压也适用于此，所以这也很棒。尽管原始板有 +15V/-12V，但实现了相同的最大输出信号。只有 6.5V 意味着直流偏移级必须重做，因此所有 PI 衰减器和运放增益都必须更改。作为一个简单的附加功能，我还在 PCB 上添加了匹配的阻抗。

DAC 输出滤波器完全重做。原始滤波器需要非常特定和不常见的元件值，这些值无处可寻，所以必须完全更改。

原始设计中采用了一个九阶椭圆滤波器，这对于高频抑制听起来很棒，但其阶跃响应非常糟糕。由于我希望矩形信号具有陡峭的边沿，因此我选择了一款相位特性好得多的滤波器。在同时优化以最小化元件差异时，最终的设计方案有点“取巧”，成了一个五阶低通滤波器（特性介于巴特沃斯和贝塞尔滤波器之间）。Spice 仿真结果看起来很有希望，但实测的信号边沿（见上文，上升/下降时间trise/fall= 15.5ns）比仿真值（10ns）要慢一些。

从下图可以看出，新设计的阶跃响应要好得多，同时也没有超过运放的压摆率。但从频率衰减特性来看，椭圆滤波器显然更优。我的滤波器在通带的高频部分有轻微衰减，并且在采样频率（156MHz）处的衰减也不是那么理想。

通带内衰减：这种衰减在频率高于 10MHz 时会变得明显，但对于正弦信号，可以通过手动调整幅度来进行校正。

混叠（Aliasing）：混叠只可能在高于奈奎斯特频率（78MHz）时发生。对于频率较低的信号（例如 <1MHz），当信号频率?fsig远小于采样频率fsample时，这个问题并不重要。这是因为除了低通滤波器的衰减作用外，采样保持电路在频域中的sinc 函数特性也足以抑制任何混叠（例如，sinc(1-1MHz/156MHz) = -44dB）。对于更高的频率，混叠情况会更糟，并且可能在快速傅里叶变换（FFT）或频谱分析仪上观察到。

结论：

→ 更差的混叠衰减，仅在高频时相关 → 更好的阶跃和脉冲响应行为

可能的改进

...我不会去解决这些问题，但欢迎大家贡献。

M4 紧固件太大了，需要更多的空间，因为阻焊层目前是唯一的防线。
一个直流偏移电位器会有帮助。
提高增益精度，但这可能非常困难。
选择带有通孔对齐引脚的连接器以便于组装，但这可能需要更精确的尺寸测量。
消除主板上开关稳压器的磁性 EMI 耦合。最简单的解决方案可能是交换第 3 层（GND）和第 4 层（信号），并为阻抗校正走线宽度。然而，由于这是磁性近场，这可能不足够。我尝试了一些连接到 GND 的铝箔作为屏蔽，带来了 -3dB 的改善。一块浮动的薄铁片带来了 -10dB 的改善。另一个选择可能是将主板上的非屏蔽电感更换为屏蔽电感。