0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技携手深圳大学助力数字集成电路人才培养

新思科技 ? 来源:新思科技 ? 2025-06-14 10:44 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

此前,2025年5月24日至27日, 新思科技受邀参与深圳大学电子与信息工程学院、IEEE电路与系统深圳分会联合举办的“数字集成电路中后端设计流程与EDA工具实战培训”。本次培训面向40余名集成电路工程专业研究生,由新思科技资深工程师团队全程授课,通过系统化课程设计为学子打通从理论到产业实践的进阶通道。

人工智能(AI)时代,数字芯片和逻辑芯片的设计与实现显得尤为重要。与单片机嵌入式系统FPGA的开发流程不同,数字集成电路的中后端设计(从逻辑网表到版图生成、物理验证及签核)对专业性和技术复杂度的要求极高。这一阶段涉及逻辑综合后的物理实现、时钟树综合、布线、时序分析、功耗分析、物理验证等关键步骤,需要开发者熟练运用一系列先进的EDA工具软件,以确保芯片的可靠性、功能性和性能达到设计要求。

此次实战培训旨在为未来开发者提供一个系统学习和深度实践数字集成电路中后端设计流程及其核心EDA工具的机会,帮助他们在未来的学术和职业生涯中打下坚实基础,更好地应对技术挑战。

培训采用“理论+实践”的强化模式。新思科技的资深工程师们为学生们带来了关于数字集成电路中后端设计流程的全面讲解。内容系统覆盖了从逻辑网表输入、物理实现(布局规划、布局、时钟树综合、布线)、时序/功耗分析(Signoff)到物理验证(DRC/LVS)等核心环节,并着重介绍了新思科技Fusion Compiler(物理实现)和PrimeTime(签核级静态时序分析)两大核心工具在流程中的关键作用和应用技巧。

工程师们在理论讲解中系统梳理了数字集成电路设计全流程,并聚焦于中后端部分,深入阐释了硬件描述语言(HDL)综合后得到的逻辑网表如何作为中后端设计的起点,并详细拆解了使用Fusion Compiler进行物理实现(包括布局规划、标准单元布局、时钟树综合、全局与详细布线)以及使用PrimeTime进行签核级时序分析、功耗分析的关键步骤、挑战与最佳实践。

工程师们特别强调了集成电路设计专业工具如Fusion Compiler和PrimeTime在整个中后端设计流程中的核心枢纽作用。这些工具贯穿了从网表到GDSII的物理实现、优化与验证全过程,并结合具体案例,分享了在真实项目中使用Fusion Compiler实现高质量布局布线、优化功耗和面积,以及运用PrimeTime进行精准时序签核、功耗分析和ECO(工程变更命令)流程的经验与技巧,强调了精通这些工具对大幅缩短设计周期、提升设计一次成功率(First-Pass Success)的重要性。

此外,工程师们在理论课和实操指导中还重点讲解了数字集成电路中后端设计中涉及的可靠性(如电迁移、IR Drop分析)、功能性(通过形式验证等价性检查确保网表一致性)和性能(通过PrimeTime进行严格的建立/保持时间、时钟偏斜等时序签核)验证环节。他们指出,这些环节是确保芯片设计成功流片的关键,尤其是在AI和高性能计算领域,芯片的可靠性、功耗和性能指标直接影响到最终产品的市场竞争力。

上机实操环节,在工程师的现场指导下,学生们分组动手实践,利用Fusion Compiler和PrimeTime工具链,在真实的工业级设计环境和示例项目上,演练了所学的物理实现流程、时序分析、功耗优化等关键技术。工程师们深入探讨了学生们在实操中遇到的数字集成电路中后端设计常见挑战,并提供了即时的解决方案和优化建议。特别是在AI和高性能计算领域,芯片设计的复杂性和性能要求越来越高,工程师们结合实例分享了应对这些挑战的策略。

培训结业仪式上,为所有顺利完成培训的学生颁发了结业证书,并评选出表现优异的学员授予“优秀学员”证书。最后,全体参与培训的师生与新思科技工程师团队合影留念,为此次充实的培训画上圆满句号。

培训过程中,同学们展现出极高的学习热情。就Fusion Compiler和PrimeTime的具体操作、中后端设计中的常见难点(如时序收敛、功耗优化、物理规则违例修复)以及未来EDA工具和设计方法学的发展趋势向工程师们积极提问。工程师们耐心细致地解答了每一个问题,并鼓励同学们在后续的课程设计和项目中多动手实践,深入钻研工具,积累宝贵的项目经验。许多同学表示,通过此次系统性的实战培训,他们对数字集成电路中后端设计的全貌有了清晰的认识,特别是对Fusion Compiler和PrimeTime等工业级核心EDA工具的实际应用能力得到了显著提升。

本次“数字集成电路中后端设计流程与EDA工具”实战培训的成功举办,是新思科技强化产学研生态联动,与高校深化合作的一次典范实践,为未来开发者构建直面产业需求的实战能力矩阵,为培养未来集成电路领军人才奠定坚实基础。新思科技一直致力于加速万物智能时代的到来,为全球创新提供值得信赖的、从芯片到系统的全面设计解决方案,涵盖电子设计自动化(EDA)、半导体IP 以及系统和芯片验证。新思科技将继续探索产教融合新路径,为创新提供源动力,让明天更有新思。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • eda
    eda
    +关注

    关注

    71

    文章

    2942

    浏览量

    178588
  • 新思科技
    +关注

    关注

    5

    文章

    872

    浏览量

    51659
  • 数字集成电路

    关注

    11

    文章

    94

    浏览量

    22324
  • 数字芯片
    +关注

    关注

    1

    文章

    115

    浏览量

    18841

原文标题:实战为王!新思科技携手深圳大学成功举办数字集成电路中后端设计流程与EDA工具实战培训

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    西安电子科技大学携手飞腾助力高校人才培养

    此前,7月16-17日,西安电子科技大学——"飞腾国产CPU赋能高校人才培养师资培训” 在西安电子科技大学顺利举行,吸引了来自国防科技大学、西北工业
    的头像 发表于 07-26 09:48 ?525次阅读

    deepin社区助力高校开源人才培养

    数字化浪潮下,开源技术是科技创新的核心引擎。为探索高校参与开源及人才培养新路径,北京化工大学与北京青年政治学院师生近日参访开放原子开源基金会,进行深度交流。
    的头像 发表于 07-10 15:25 ?313次阅读

    华大九天Empyrean Liberal工具助力数字集成电路设计

    数字集成电路设计中,单元库和IP库宛如一块块精心打磨的“积木”,是数字IC设计的重要基础。从标准单元库(Standard Cell)、输入输出接口(I/O Interface)、存储器单元(如
    的头像 发表于 07-09 10:14 ?1146次阅读
    华大九天Empyrean Liberal工具<b class='flag-5'>助力</b><b class='flag-5'>数字集成电路</b>设计

    紫光同创携手中山大学助力集成电路产业创新人才培养

    近日,紫光同创受邀参与中山大学电子与信息工程学院(微电子学院)开设的《专业与行业认知》课程,为现场近100名莘莘学子带来了一场精彩的FPGA主题讲座,助力集成电路产业创新人才培养
    的头像 发表于 06-20 17:36 ?713次阅读

    思科携手上海大学助力嵌入式人才培养

    近日,上海大学微电子学院邀请新思科技支持,开展“基于新思科技ARC处理器嵌入式课程竞赛及教学研讨”活动,在上海大学嘉定校区成功举办。本次活动是双方深入推进产教融合、共同探索嵌入式
    的头像 发表于 06-17 16:12 ?506次阅读

    2025集创赛紫光同创生态职业技能杯乘风启航!邀您参加!

    职业技能赛项。本届主要面向中高职,职业本科集成电路人才培养领域,打造国内一流的全国性集成电路技能赛事和技能人才培养平台,助力中国集成电路事业
    的头像 发表于 04-25 14:03 ?1499次阅读
    2025集创赛紫光同创生态职业技能杯乘风启航!邀您参加!

    Altera大学成立,助力FPGA教学发展与人才培养

    近日,全球 FPGA 创新技术领导者 Altera 宣布成立 Altera 大学,旨在以高效、便捷的方式助力 FPGA 教学发展与人才培养。Altera 大学为高校教授、科研人员和广
    的头像 发表于 04-19 11:26 ?686次阅读

    数字集成电路 Verilog 熟悉vivado FPGA微电子、电子工程

    1、计算机、微电子、电子工程等相关专业硕士; 2、熟悉数字集成电路基本原理、设计技巧、设计流程及相关EDA工具; 3、精通Verilog语言,熟悉AMBA协议; 4、有FPGA开发或SOC设计经验优先; 5、具有较强的独立工作能力、良好的团队合作精神。
    发表于 02-11 18:03

    思科携手深圳大学推动集成电路设计领域发展

    年12月16日,新思科技与深圳大学电子与信息学院、IEEE电路与系统深圳分会联合举办了一场以“数字集成电路设计流程与EDA工具”为主题的前沿
    的头像 发表于 01-22 17:28 ?620次阅读

    全力推动AI人才培养 成为硬蛋创新的业务加速器

    近日,由南山区人力资源局、南山区总工会主办,硬蛋科技(深圳)有限公司承办,深圳职业技术大学协办,以“匠心筑梦智汇南山”为主题的2024年深圳技能竞赛,南山区
    的头像 发表于 11-11 11:35 ?655次阅读
    全力推动AI<b class='flag-5'>人才培养</b> 成为硬蛋创新的业务加速器

    什么是集成电路?有哪些类型?

    集成电路,又称为IC,按其功能结构的不同,可以分为模拟集成电路数字集成电路和数/模混合集成电路三大类。
    的头像 发表于 10-18 15:08 ?4847次阅读

    集成电路测试人才培养主题研讨会圆满举行

    9月26日,由杭州集成电路创新中心主办的“集成电路测试人才培养主题研讨会”在人工智能小镇圆满召开。本次研讨会汇聚了政府领导、行业协会专家、企业精英及教育学者,共同探讨集成电路测试产业的
    的头像 发表于 09-27 15:22 ?575次阅读
    <b class='flag-5'>集成电路</b>测试<b class='flag-5'>人才培养</b>主题研讨会圆满举行

    音响集成电路数字集成电路

    音响集成电路(Audio Integrated Circuit,简称IC)是一种用于处理音频信号的集成电路。它们可以是数字的,也可以是模拟的,具体取决于它们的设计和功能。 数字集成电路
    的头像 发表于 09-24 15:57 ?871次阅读

    赛昉科技与上海交通大学国家集成电路人才培养基地达成课程合作,推动高校RISC-V人才培育

    2024RISC-V中国峰会期间,赛昉科技与上海交通大学国家集成电路人才培养基地的课程合作签约仪式在杭州隆重举办。当前,RISC-V技术蓬勃发展,RISC-V教育需求激增,双方本着合作共赢的发展理念
    的头像 发表于 09-03 08:03 ?1302次阅读
    赛昉科技与上海交通<b class='flag-5'>大学</b>国家<b class='flag-5'>集成电路人才培养</b>基地达成课程合作,推动高校RISC-V<b class='flag-5'>人才</b>培育