AD6657A 65MHz带宽四通道中频接收机技术手册

概述
AD6657A是一款11位、200 MSPS、四通道中频(IF)接收机，专为在要求高动态范围性能、低功耗和小尺寸的电信应用中支持多天线系统而设计。

该器件包括四个高性能ADC和NSR数字模块。各ADC采用多级、差分流水线架构，并集成了输出纠错逻辑。ADC差分流水线的第一级包含一个宽带宽开关电容采样网络。集成基准电压源可简化设计。占空比稳定器(DCS)补偿ADC时钟占空比的波动，使转换器保持出色的性能。
数据表：*附件：AD6657A 65MHz带宽四通道中频接收机技术手册.pdf

各ADC的输出内部连接到NSR模块。集成NSR电路能够提高奈奎斯特带宽内较小频段的信噪比(SNR)性能。该器件支持两种不同的输出模式，通过外部MODE引脚或SPI可以选择输出模式。

如果使能NSR特性，则在处理ADC的输出时，AD6657A可以在有限的部分奈奎斯特带宽内实现更高的SNR性能，同时保持11位输出分辨率。可以对NSR模块进行编程，以提供采样时钟22%、33%或36%的带宽。例如，当采样时钟速率为185 MSPS时，在22%模式下，AD6657A可以在40 MHz带宽内实现最高75.5 dBFS的SNR；在33%模式下，它可以在60 MHz带宽内实现最高73.7 dBFS的SNR；而在36%模式下，则可以在65 MHz带宽内实现最高70.0 dBFS的SNR。

如果禁用NSR模块，则ADC数据直接以11位的分辨率提供给输出端。这种工作模式下，AD6657A能够在整个奈奎斯特带宽内实现最高66.5 dBFS的SNR。因此，AD6657A可以用于电信应用，例如使用更宽带宽的数字预失真观测路径。

经过数字信号处理后，多路复用输出数据路由至两个11位输出端口，最大数据速率为400 Mbps (DDR)。这些输出设置为1.8 V LVDS，支持ANSI-644电平。AD6657A接收机能够对很宽的中频频谱进行数字化处理。各接收机设计用于同步接收不同的天线。该IF采样架构与传统的模拟技术或较低集成度的数字方法相比，能大幅度降低器件的成本和复杂度。

灵活的关断选项可以明显降低功耗。器件设置与控制的编程利用三线式SPI兼容型串行接口来完成；该接口提供多种工作模式，支持电路板级系统测试。

AD6657A采用144引脚无铅10 mm × 10 mm芯片级球栅阵列(CSP_BGA)封装，符合RoHS标准，额定温度范围为?40°C至+85°C工业温度范围。

应用

• 通信
• 分集无线电和智能天线(MIMO)系统
• 多模式数字接收机(3G)
  WCDMA、LTE、CDMA2000
  WiMAX、TD-SCDMA
• I/Q解调系统
• 通用软件无线电

框图

数据输出时序图

时序规格

引脚配置描述

典型性能特征

工作原理

ADC架构

AD6657A的架构由四前端采样保持电路组成，其后连接流水线开关电容ADC。每个阶段的量化输出先进行合并，再得到最终的14位结果，该结果可通过数字校正逻辑进行处理。或者，这14位结果在送入数字校正逻辑之前，可先通过NSR模块进行处理。

流水线架构使第一级能够基于新的输入样本运行，并让其余各级对前一个样本进行处理，在时钟上升沿进行采样。流水线的每一级均由一个低分辨率闪存ADC、一个数模转换器（DAC）以及一个积分误差放大器（MDAC）组成。MDAC对DAC输出与下一级流水线中闪存输入的差值进行放大，以校正闪存误差。最后一级仅由一个闪存ADC组成。

每个通道的输入级包含一个差分采样电路，可实现交流耦合或单端模式。输出数据锁存模块会阻塞数据、校正误差，并将数据输出到外部缓冲器。输出缓冲器由独立电源供电，在掉电期间，输出缓冲器进入高阻态。

AD6657A四通道中频接收器可同时对四个通道进行数字化处理，用于支持通信系统中多样性接收和数字预失真（DPD）观测路径。它具备同步功能，可实现多个通道或多个器件之间的定时同步。通过四线制、SPI兼容的串行接口对AD6657A进行编程和控制。

模拟输入注意事项

AD6657A的模拟输入采用差分开关电容电路，针对差分输入信号处理进行了优化。

时钟信号交替切换输入电路，使其在采样模式和保持模式间转换（见图35）。处于采样模式时，需在半个时钟周期内完成对采样电容的充电以及设置。

每个输入端串联一个小电阻，有助于降低驱动源输出级所需的峰值瞬态电流。可在输入端之间并联一个旁路电容，为动态充电电流提供通路。这种无源网络会在ADC输入端形成一个低通滤波器，因此，具体数值取决于应用场景。

在中频欠采样应用中，应减少采样电容。结合驱动源阻抗，旁路电容会限制输入带宽。更多相关信息，请参考《AN - 742应用笔记：失调与增益误差对开关电容放大器的影响》、《AN - 827应用笔记：射频/中频放大器接口的电阻性方法》，以及Analog Dialogue文章《变压器耦合前端与宽带A/D转换器》（网址：www.analog.com ）。

为实现最佳动态性能，需匹配驱动VIN+和VIN - 引脚的源阻抗。

内部差分基准缓冲器会产生正电压和负电压，用于定义ADC内核的输入范围。ADC内核的范围由该缓冲器设置为2 × VREF 。

输入共模

AD6657A的模拟输入内部无直流偏置。在交流耦合应用中，用户必须从外部提供此偏置。芯片设计中集成了片上共模电压基准，可通过VCMx引脚获取。

模拟输入的最佳共模电压由VCMx引脚电压（通常为0.5 × AVDD）设定。VCMx引脚必须通过0.1 μF电容接地。