0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ALINX NVME SPCle IP特性详解

ALINX ? 来源:ALINX ? 2025-02-19 16:27 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

-ALINX NVME SPCleIP-

嵌入式设备、边缘计算、工业控制等领域快速崛起的同时,开发人员越来越多地面对一个问题:

硬件资源有限,但对高速存储的需求却越来越高。这些平台可能没有 PCIe 硬核,或者无法承担高昂的硬件成本。

NVMe SPCle IP 正是为这样的场景量身定制。通过结合 PCIe 软核 IP 与 NVMe 主机控制器,让开发人员在无硬核的情况下,也能轻松接入 NVMe SSD,突破了传统存储方案的硬件限制。

简单来说,NVMe SPCle IP 的存在,让高性能存储不再是高成本设备的专属。

ALINX NVMe SPCle IP 详情

d5f724ee-ee99-11ef-9310-92fbcf53809c.png

IP 资源消耗表

d609dd46-ee99-11ef-9310-92fbcf53809c.png

注:IP实际逻辑资源消耗受实例化中其他逻辑资源消耗影响

产品特性

功能实现:带有 PCIe 软核 IP 的 NVMe 主机控制器,实现不依靠 CPU 访问外置内存 NVMe SSD,自动初始化 NVMe 和 PCIe 链路硬件模块,自动提交和完成命令

兼容性:命令支持(Identify, Write, Read, Flush),支持 PCIe Gen 1.0-4.0,兼容 NVME 1.4 协议

性能参数: (1) 支持最大每个队列 65535 个 I/O 命令 (2) 基于 PCIe3.0 X4 读写速率均可达到 3000 MB/s (3) MPSMIN (最小内存页传输大小):4 Kbyte (4) MDTS (最大数据传输大小):至少 128 Kbyte 或者没有限制 (5) LBA 单元:512 字节或者 4096 字节

参考设计:XCZU19EG + FMC子板(FH1402)+SAMSUNG 980 M.2 SSD

技术支持:提供完备的技术支持与定制化设计服务

ALINX NVMe SPCle IP 应用交互

d616f0ee-ee99-11ef-9310-92fbcf53809c.png

如图所示,ALINX NVMe SPCIe IP 包含的 PCIe 软核 IP,完成了 PCIe 协议的数据链路层和物理层的部分功能。其物理接口通过 PIPE 接口与 AMD PCIe PHY 连接,AMD PCIe PHY 包括收发器和均衡器逻辑,用于实现高速数据传输。

NVMe SPCIe IP 由 NVMe IP 和 PCIe 软核 IP 组成,因此 NVMe SPCIe IP 在功能上与 NVMe AXI IP 相似性。

下表显示了 NVMe SPCIe IP 和 NVMe AXI IP 的比较信息。

d620777c-ee99-11ef-9310-92fbcf53809c.png

如图所示,NVMe SPCIe IP 的主要优点是不需要使用 PCIe 硬核 IP。因此,SSD 的最大数量不受 PCIe 硬核 IP 数量的限制,而是受收发器模块数量和资源的限制。但是 NVMe SPCIe IP 的资源消耗较 NVMe AXI IP 高,且仅支持 4 Lane PCIe Gen3 SSD。

ALINX NVMe IP 选型

ALINX 推荐在需要大容量存储和高速存储的应用场景中,优先使用不包含 PCIe 硬核 IP 的低成本 FPGA

当用户所选设备没有足够的 PCIe 硬核 IP 来连接所有 NVMe SSD 时,可以同时使用 NVMe AXI IP 和 NVMe SPCIe IP 进行系统设计,如下图所示。

d62efa0e-ee99-11ef-9310-92fbcf53809c.png

当所选 FPGA 器件已经集成了 PCIE 硬核 IP,并且数量足够时,建议使用 NVMe AXI IP 进行设计,以减少 FPGA 资源的占用。

有关 NVMe IP 的更多信息,您可以随时联系 ALINX 进行咨询(021-67676997)。ALINX 还可为您提供 FPGA 器件的参考设计评估服务,帮助您选择最合适的产品和方案。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 控制器
    +关注

    关注

    114

    文章

    17166

    浏览量

    184892
  • 嵌入式
    +关注

    关注

    5158

    文章

    19730

    浏览量

    318623
  • IP
    IP
    +关注

    关注

    5

    文章

    1815

    浏览量

    152890
  • nvme
    +关注

    关注

    0

    文章

    256

    浏览量

    23282

原文标题:【新品速递】ALINX NVME SPCle IP 特性详解

文章出处:【微信号:ALINX,微信公众号:ALINX】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Xilinx FPGA NVMe Host Controller IPNVMe主机控制器

    SSD,使用NVMe的多队列特性NVMe Host Controller IP支持灵活配置DMA读写的通道个数,按照NVMe队列优先级仲
    发表于 02-21 10:16

    Xilinx FPGA NVMe主机控制器IP,高性能版本介绍应用

    ,使用NVMe的多队列特性NVMe Host Controller IP支持灵活配置DMA读写的通道个数,按照NVMe队列优先级仲裁机制,
    发表于 03-09 13:56

    Xilinx FPGA高性能NVMe SSD主机控制器,NVMe Host Controller IP

    的读写性能。针对多路数据通道访问PCIe SSD,使用NVMe的多队列特性NVMe Host Controller IP支持灵活配置DMA读写的通道个数,按照
    发表于 03-27 17:23

    高性能NVMe主机控制器,Xilinx FPGA NVMe Host Accelerator IP

    的读写性能。针对多路数据通道访问PCIe SSD,使用NVMe的多队列特性NVMe Host Controller IP支持灵活配置DMA读写的通道个数,按照
    发表于 04-10 22:55

    NVMe控制器IP设计之接口转换

    这是NVMe控制器IP设计系列博客之一,其他的见本博客或csdn搜用户名:tiantianuser。相关视频见B站用户名:专注与守望。 接口转换模块负责完成AXI4接口与控制器内部的自定义接口之间
    发表于 05-10 14:33

    NVMe协议研究扫盲

    电子科技大学的王琳琳基于Zynq完成了NVMe SSD的读写控制,通过在的PS端运行Linux系统,在PL端通过PCIe硬核IP连接NVMe SSD,实现了135 MB/s的写入速度和143 MB/s的读取
    发表于 06-02 23:28

    NVMe IP高速传输却不依赖便利的XDMA设计之三:系统架构

    请求数据传输, 数据传输通过 AXI4总线接口对接用户逻辑, 使用突发传输提高数据传输性能。 图1 Nvme逻 辑加速IP系统架构图 新系统中,Nvme逻辑加速IP通过 PCIe 3.
    发表于 06-29 17:42

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    NVMe Host Controller IP可以连接高速存储PCIe SSD,无需CPU和外部存储器,自动加速处理所有的NVMe协议命令,具备独立的数据写入AXI4-Stream/FIFO接口和数
    的头像 发表于 02-18 11:27 ?1326次阅读
    Xilinx FPGA <b class='flag-5'>NVMe</b>控制器,<b class='flag-5'>NVMe</b> Host Controller <b class='flag-5'>IP</b>

    NVMe Host Controller IP实现高性能存储解决方案

    电子发烧友网站提供《NVMe Host Controller IP实现高性能存储解决方案.pdf》资料免费下载
    发表于 02-21 14:28 ?2次下载

    芯驿电子ALINX推出全新IP核产品线

    在创新加速的浪潮中,为更好地响应客户群需求,芯驿电子 ALINX 推出全新 IP 核产品线,致力于为高性能数据传输和复杂计算需求提供高带宽、低延迟的解决方案。发布的第一批 IP 核包括 10GBe
    的头像 发表于 10-30 11:53 ?746次阅读
    芯驿电子<b class='flag-5'>ALINX</b>推出全新<b class='flag-5'>IP</b>核产品线

    芯驿电子 ALINX 推出全新 IP 核产品线,覆盖 TCP/UDP/NVMe AXI IP

    10GBe/40GBe UDP 协议栈 IP 核、10GbE TCP/IP 协议栈 IP 核和 NVMe AXI IP 核。 ?
    的头像 发表于 10-30 17:39 ?947次阅读
     芯驿电子 <b class='flag-5'>ALINX</b> 推出全新 <b class='flag-5'>IP</b> 核产品线,覆盖 TCP/UDP/<b class='flag-5'>NVMe</b> AXI <b class='flag-5'>IP</b> 核

    浅谈ALINX NVMe IP产品特性

    在当下数据驱动的时代,企业对高性能存储解决方案的需求不断增加。NVMe AXI IP 凭借其支持大数据量、高速传输、低延迟等存储性能优势,成为众多开发者和企业的理想选择。
    的头像 发表于 11-14 11:27 ?662次阅读
    浅谈<b class='flag-5'>ALINX</b> <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>产品<b class='flag-5'>特性</b>

    一文详解 ALINX NVMe IP 特性

    - ALINX NVMe?IP - 在当下数据驱动的时代,企业对高性能存储解决方案的需求不断增加。NVMe AXI IP 凭借其支持大数据量
    的头像 发表于 11-14 13:59 ?732次阅读
    一文<b class='flag-5'>详解</b> <b class='flag-5'>ALINX</b> <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b> <b class='flag-5'>特性</b>

    ALINX发布100G以太网UDP/IP协议栈IP

    ALINX近日宣布,基于AMD 100G以太网MAC IP,成功开发出全新的100G以太网UDP/IP协议栈IP核。该IP核在数据传输方面表
    的头像 发表于 01-07 11:25 ?806次阅读

    ALINX NVME SPCle IP 特性详解

    NVMe SPCle IP 正是为这样的场景量身定制。通过结合 PCIe 软核 IPNVMe 主机控制器,让开发人员 在无硬核的情
    的头像 发表于 02-20 15:35 ?542次阅读
    <b class='flag-5'>ALINX</b> <b class='flag-5'>NVME</b> <b class='flag-5'>SPCle</b> <b class='flag-5'>IP</b> <b class='flag-5'>特性</b><b class='flag-5'>详解</b>