0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

玩转Altera FPGA的关键与FPGA开发流程分享

SwM2_ChinaAET ? 来源:互联网 ? 作者:丁德辉 ? 2017-10-24 10:43 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

如图1.9所示。这个流程图是一个相对比较高等级的FPGA开发流程,从项目的提上议程开始,设计者需要进行FPGA功能的需求分析,然后进行模块的划分,比较复杂和庞大的设计,则会通过模块划分把工作交给一个团队的多人协作完成。各个模块的具体任务和功能划分完毕(通常各个模块间的通信接口方式也同时被确定),则可以着手进行详细设计,包括代码输入、综合优化、实现(映射和布局布线)。

为了保证设计达到预期要求,各种设计的约束输入以及仿真验证也穿插其间。在EDA工具上验证无误后,则可以生成下载配置文件烧录到实际器件中进行板级的调试工作。从图中的箭头示意不难看出,设计的迭代性是FPGA开发过程中的一个重要特点,这就要求设计者从一开始就要非常认真细致,否则后续的很多工作量可能就是不断的返工。

图1.7 FPGA开发流程

当然了,对于没有实际工程经验的初学者而言,这个流程图可能不是那么容易理解。不过没有关系,我们会简化这个过程,从实际操作角度,以一个比较简化的顺序的方式来理解这个流程。如图1.8所示,从大的方面来看,FPGA开发流程不过是三个阶段,第一个阶段是概念阶段,或者也可以称之为架构阶段,这个阶段的任务是项目前期的立项准备,如需求的定义和分析、各个设计模块的划分;第二个阶段是设计实现阶段,这个阶段包括编写RTL代码、并对其进行初步的功能验证、逻辑综合和布局布线、时序验证,这一阶段是详细设计阶段;第三个阶段是FPGA器件实现,除了器件烧录和板级调试外,其实这个阶段也应该包括第二个阶段的布局布线和时序验证,因为这两个步骤都是和FPGA器件紧密相关的。我们这么粗略的三个阶段划分并没有把FPGA整个设计流程完全的孤立开来,恰恰相反,从我们的阶段划分中,我们也看到FPGA设计的各个环节是紧密衔接、相互影响的。

图1.8 简化的FPGA开发流程


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA开发
    +关注

    关注

    1

    文章

    45

    浏览量

    15440

原文标题:【精品博文】勇敢的芯伴你玩转Altera FPGA连载8:FPGA开发流程

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Altera Stratix 10和Agilex 7 FPGA的电源管理及配置问题案例

    本文主要基于 Altera Stratix 10 和 Agilex 7 FPGA 在客户实际应用中遇到的电源管理及配置问题,系统梳理了典型故障案例、解决方案与调试建议。
    的头像 发表于 06-19 15:29 ?1548次阅读
    <b class='flag-5'>Altera</b> Stratix 10和Agilex 7 <b class='flag-5'>FPGA</b>的电源管理及配置问题案例

    【经验分享】玩转FPGA串口通信:从“幻觉调试”到代码解析

    FPGA开发,思路先行!玩FPGA板子,读代码是基本功!尤其对从C语言转战FPGA的“宝贝们”来说,适应流水线(pipeline)编程可能需要点时间。上篇点灯代码解读了基础,而如果能亲
    的头像 发表于 06-05 08:05 ?367次阅读
    【经验分享】<b class='flag-5'>玩转</b><b class='flag-5'>FPGA</b>串口通信:从“幻觉调试”到代码解析

    Altera Agilex 3 FPGA和SoC产品介绍

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影响性能的前提下显著提高成本效益。其通过出色的 Hyperflex FPGA 架构、先进的收发器技术、更高的集成度和更强大的安全
    的头像 发表于 06-03 16:40 ?835次阅读
    <b class='flag-5'>Altera</b> Agilex 3 <b class='flag-5'>FPGA</b>和SoC产品介绍

    适用于Versal的AMD Vivado 加快FPGA开发完成Versal自适应SoC设计

    设计、编译、交付,轻松搞定。更快更高效。 Vivado 设计套件提供经过优化的设计流程,让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。 面向硬件开发人员的
    的头像 发表于 05-07 15:15 ?628次阅读
    适用于Versal的AMD Vivado  加快<b class='flag-5'>FPGA</b><b class='flag-5'>开发</b>完成Versal自适应SoC设计

    Intel-Altera FPGA:通信行业的加速引擎,开启高速互联新时代

    Intel-Altera FPGA 是英特尔通过收购Altera公司后获得的可编程逻辑器件(FPGA)业务,现以独立子公司形式运营,并由私募股权公司Silver Lake控股51%股权
    发表于 04-25 10:19

    Altera大学成立,助力FPGA教学发展与人才培养

    近日,全球 FPGA 创新技术领导者 Altera 宣布成立 Altera 大学,旨在以高效、便捷的方式助力 FPGA 教学发展与人才培养。Alte
    的头像 发表于 04-19 11:26 ?687次阅读

    Altera Agilex 7 M系列FPGA正式量产出货

    近日,全球 FPGA 创新技术领导者 Altera 宣布, Agilex 7 M 系列 FPGA 正式量产出货,这是现阶段业界领先的集成高带宽存储器,并支持 DDR5 和 LPDDR5 存储器技术
    的头像 发表于 04-10 11:00 ?696次阅读

    Altera发布最新FPGA产品和开发工具套件

    在 2025 国际嵌入式展(Embedded World 2025)上,全球 FPGA 创新技术领导者 Altera 发布了专为嵌入式开发者打造的最新可编程解决方案,以进一步突破智能边缘领域的创新
    的头像 发表于 03-12 09:47 ?1151次阅读

    Altera正式独立运营:FPGA行业格局将迎来新变局

    2025年初,英特尔旗下的Altera宣布了一个重大决定——正式独立运营,成为一家全新的专注于FPGA(现场可编程门阵列)技术的企业。在社交媒体平台上,Altera公司满怀自豪地宣布:“今天,我们
    的头像 发表于 01-23 15:15 ?816次阅读

    DAC5682zEVM是否可以直接通过ADC-HSMC板卡与ALTERAFPGA开发相连?

    DAC5682zEVM是否可以直接通过TI的ADC-HSMC板卡与ALTERAFPGA开发相连(FPGA板HSMC接口与电压都匹配条件下),能否提供控制程序或者逻辑
    发表于 12-31 06:03

    AMC1303E输出接的Altera FPGA,通过FPGA解码后输出总是突然来个变异的大数据,为什么?

    AMC1303E输出接的Altera FPGA,解码输出后数据流总是有问题: 正常数据下,通过FPGA解码后输出总是突然来个变异的大数据,无规律,间隔几秒钟。单独给AMC1303原边和附边提供
    发表于 12-03 07:08

    玩转FPGA必备的基础知识

    FPGA已成为现今的技术热点之一,无论学生还是工程师都希望跨进FPGA的大门。那么我们要玩转FPGA必须具备哪些基础知识呢?下面我们慢慢道来。 (一) 要了解什么是
    的头像 发表于 11-28 10:24 ?891次阅读

    什么~FPGA可以自行二次开发了?

    什么!FPGA可以自行二次开发了? 目前市场上的标准采集卡通常不支持用户自行开发FPGA。但因为应用环境的需要,不仅仅只需要单一的数据采集流程
    的头像 发表于 10-14 15:47 ?648次阅读
    什么~<b class='flag-5'>FPGA</b>可以自行二次<b class='flag-5'>开发</b>了?

    Altera推出一系列FPGA软、硬件和开发工具

    近期,英特尔子公司Altera推出了一系列FPGA软、硬件和开发工具,使其可编程解决方案更易应用于广泛的用例和市场。Altera在年度开发
    的头像 发表于 10-12 10:47 ?1054次阅读

    莱迪思Propel工具套件加速FPGA应用开发

    许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣,但是基于传统HDL硬件描述语言的FPGA开发工具和复杂流程往往会令他们望而却步
    的头像 发表于 08-30 17:23 ?1431次阅读