0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么单片机内置时钟源不经过pll也可以分频?

工程师邓生 ? 来源:未知 ? 作者:刘芹 ? 2023-09-02 15:12 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

为什么单片机内置时钟源不经过pll也可以分频?

单片机内置时钟源不经过PLL也可以实现分频,原因在于单片机内置时钟源自带分频器,可以通过软件设置分频系数来控制内部时钟频率。

在单片机内部,通常会集成一个晶振或者振荡器作为时钟源,该时钟源会被一个精密的计数器控制,并使用内部或者外部的分频器将计数器的输出频率降低到所需的频率水平。这种内置分频器通常可以不依赖于PLL,就可以实现分频工作。

在单片机内部的时钟源中,一般会采用分频器来控制时钟频率。分频器就是将时钟频率按一个固定的比例进行除法运算,得到所需的时钟频率。分频因子可以通过设定某个寄存器的值来实现。

比如,对于一个24 MHz的时钟源,我们希望得到1 MHz的时钟,就可以使用一个24分频器来进行分频,使得输出频率降低到1 MHz的水平。对于一些高速设备,可以通过连接多个分频器来得到更低频率的输出。

总的来说,单片机内置时钟源可以通过内部分频器实现分频,不需要自带PLL。这种技术可以帮助开发人员在一定程度上简化硬件设计,降低成本,提高可靠性。同时,还可以通过软件简单地控制分频比例,适应不同的应用场景和需求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 单片机
    +关注

    关注

    6068

    文章

    45037

    浏览量

    652431
  • pll
    pll
    +关注

    关注

    6

    文章

    891

    浏览量

    136564
  • 计数器
    +关注

    关注

    32

    文章

    2292

    浏览量

    96562
  • 时钟源
    +关注

    关注

    0

    文章

    99

    浏览量

    16376
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    智多晶PLL使用注意事项

    在FPGA设计中,PLL(锁相环)模块作为核心时钟管理单元,通过灵活的倍频、分频和相位调整功能,为系统提供多路高精度时钟信号。它不仅解决了时序同步问题,还能有效消除
    的头像 发表于 06-13 16:37 ?833次阅读
    智多晶<b class='flag-5'>PLL</b>使用注意事项

    Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册

    Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO),是5G或数据转换器
    的头像 发表于 06-04 11:15 ?346次阅读
    Analog Devices Inc. ADF4382x小数N<b class='flag-5'>分频</b>锁相环 (<b class='flag-5'>PLL</b>)数据手册

    集成整数 N 分频 PLL 和 VCO 的 350-5000 MHz 宽带接收混频器 skyworksinc

    MHz 宽带接收混频器的引脚图、接线图、封装手册、中文资料、英文资料,集成整数 N 分频 PLL 和 VCO 的 350-5000 MHz 宽带接收混频器真值表,集成整数 N 分频 PLL
    发表于 05-22 18:31
    集成整数 N <b class='flag-5'>分频</b> <b class='flag-5'>PLL</b> 和 VCO 的 350-5000 MHz 宽带接收混频器 skyworksinc

    ADF4001 200MHz时钟发生器PLL技术手册

    ADF4001频率合成器可用来实现要求极低噪声、稳定基准信号的PLL时钟。它由低噪声数字鉴频鉴相器(PFD)、精密电荷泵、可编程参考分频器和可编程13位N
    的头像 发表于 04-27 10:33 ?462次阅读
    ADF4001 200MHz<b class='flag-5'>时钟</b>发生器<b class='flag-5'>PLL</b>技术手册

    ADF4150小数N/整数N分频PLL频率合成器技术手册

    兼容。VCO频率可进行1/2/4/8或16分频,因此用户可以产生低至31.25 MHz的RF输出频率。对于要求隔离的应用,RF输出级可以实现静音。静音功能既可以通过引脚控制,
    的头像 发表于 04-25 17:10 ?347次阅读
    ADF4150小数N/整数N<b class='flag-5'>分频</b><b class='flag-5'>PLL</b>频率合成器技术手册

    MAX2880 250MHz-12.4GHz、高性能、分数/整数型N分频PLL技术手册

    MAX2880为高性能锁相环(PLL),提供整数或分数N分频工作模式。器件配合外部参考时钟振荡器、环路滤波器和VCO,可以构成超低噪声、低杂散频率合成器,可接受高达12.4GHz的RF
    的头像 发表于 04-25 14:21 ?386次阅读
    MAX2880 250MHz-12.4GHz、高性能、分数/整数型N<b class='flag-5'>分频</b><b class='flag-5'>PLL</b>技术手册

    AD9573 PCI-Express时钟发生器IC,PLL内核,分频器,两路输出技术手册

    AD9573是一款高度集成的双路输出时钟发生器 , 包括一个针对PCI-e应用而优化的片内PLL内核 。 整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列 , 可实
    的头像 发表于 04-11 09:51 ?395次阅读
    AD9573 PCI-Express<b class='flag-5'>时钟</b>发生器IC,<b class='flag-5'>PLL</b>内核,<b class='flag-5'>分频</b>器,两路输出技术手册

    AD9572光纤通道/以太网时钟发生器IC,PLL内核,分频器,7路时钟输出技术手册

    AD9572是一款多输出时钟发生器,具有两个片内PLL内核,针对包括以太网接口的光纤通道线路卡应用进行了优化。整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列,可实
    的头像 发表于 04-10 17:38 ?401次阅读
    AD9572光纤通道/以太网<b class='flag-5'>时钟</b>发生器IC,<b class='flag-5'>PLL</b>内核,<b class='flag-5'>分频</b>器,7路<b class='flag-5'>时钟</b>输出技术手册

    AD9577带双路PLL、扩频和余量微调功能的时钟发生器技术手册

    的网络性能。PLL具有I^2^C 可编程输出频率和格式。小数N分频PLL可支持扩频时钟功能,降低EMI辐射的峰值功率。两个PLL均可支持频率
    的头像 发表于 04-10 15:29 ?359次阅读
    AD9577带双路<b class='flag-5'>PLL</b>、扩频和余量微调功能的<b class='flag-5'>时钟</b>发生器技术手册

    AD9576双通道PLL、异步时钟发生器技术手册

    AD9576具有多路输出时钟发生器功能,内置两个具有灵活频率转换功能的专用锁相环(PLL)内核,经过优化可用作整个系统的稳定异步时钟
    的头像 发表于 04-09 18:14 ?466次阅读
    AD9576双通道<b class='flag-5'>PLL</b>、异步<b class='flag-5'>时钟</b>发生器技术手册

    PGA870可否不经过电容,直接连接至输入端口?

    在芯片手册上,PGA的所有输入信号都是经过一个0.1uF的电容,我们现在使用的是32KHz信号,可否不经过电容,直接连接至输入端口?
    发表于 09-13 07:17

    CDC906可编程3-PLL时钟合成器/乘法器/分频器数据表

    电子发烧友网站提供《CDC906可编程3-PLL时钟合成器/乘法器/分频器数据表.pdf》资料免费下载
    发表于 08-23 11:27 ?5次下载
    CDC906可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器数据表

    PLL1705/PLL1706双通道PLL时钟发生器数据表

    电子发烧友网站提供《PLL1705/PLL1706双通道PLL时钟发生器数据表.pdf》资料免费下载
    发表于 08-22 11:32 ?0次下载
    <b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706双通道<b class='flag-5'>PLL</b>多<b class='flag-5'>时钟</b>发生器数据表

    CDCE706可编程3-PLL时钟合成器/乘法器/分频器数据表

    电子发烧友网站提供《CDCE706可编程3-PLL时钟合成器/乘法器/分频器数据表.pdf》资料免费下载
    发表于 08-22 09:16 ?0次下载
    CDCE706可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器数据表

    紫光同创——PLL IP 的使用(Logos2)

    的操作其实就是配置分频系数和占空比,然后读出,然后配置相位,然后读出.反复操作,直到全部配置完成。 具体讲解,大家可以看视频讲解部分,至于 VESA 时序将在应用篇讲解,这里只是简单演示动态配置
    发表于 08-15 17:41